(12)公開特許公報(A)

(11)特許出願公開番号

特開2015-139103

(P2015-139103A)

(43) 公開日 平成27年7月30日 (2015.7.30)

(51) Int.Cl.		FΙ			テーマコード (参考)
HO3K 23/64	(2006.01)	НОЗК	23/64	С	
		нозк	23/64	Е	

審査請求 未請求 請求項の数 7 OL (全 47 頁)

(21) 出願番号 (22) 出願日	特願2014-9787 (P2014-9787) 平成26年1月22日 (2014.1.22)	(71) 出願人	000125369 学校法人東海大学 東京都渋谷区富ヶ谷2丁目28番4号
		(74)代理人	100064414 全理十 磁野 道造
		(74)代理人	100111545 全理十 多田 悦夫
		(72)発明者	
			照平県照平市東区渡鹿九1日1番1号 東 海大学内

(54) 【発明の名称】可変分周器

(19) 日本国特許庁(JP)

(57)【要約】

【課題】回路動作中に分周比を変更することができ、分 周比が奇数値であっても分周比に関係なく常にデューテ ィ比50%の安定した出力信号が得られる簡単な回路構 成の可変分周器を提供する。

【解決手段】可変分周器170は、分周比1で動作可能 なデューティ比50%の可変分周器であり、アップカウ ンタ21の計数値Mと入力Nを入力し、計数値Mと入力 Nを比較して、偶数分周動作時にデューティ比50%と なり、かつ奇数分周動作時にデューティ比50%の出力 に比べてクロックCKの半周期分広い又は狭い出力Cを 出力する比較器13と、クロックCKの第1のエッジで 比較器13の出力Cを取り込み、出力Q1として出力す るDFF14と、クロックCKの第2のエッジでDFF 14の出力Q1を取り込み、DFF14の出力Q1に比 べてクロックCKの半周期遅れた出力Q2として出力す るDFF15と、を備える。 【選択図】図46



10

20

40

【特許請求の範囲】

【請求項1】

クロックCKを計数し、計数値結果M(Mは任意の自然数)を得るプログラマブルカウ ンタと、

前記プログラマブルカウンタの計数値Mと入力N(Nは1又は2以上の任意の自然数) を入力し、前記計数値Mと前記入力Nを比較して、偶数分周動作時にデューティ比50% となり、かつ奇数分周動作時にデューティ比50%の出力に比べてクロックCKの半周期 分広N又は狭N出力Cを出力する比較器と、

前記クロックCKの第1のエッジで前記比較器の前記出力Cを取り込み、出力Q1として出力する第1のD型フリップフロップ(DFF)と、

前記クロックCKの第2のエッジで前記第1のDFFの出力Q1を取り込み、前記第1 のDFFの前記出力Q1に比べて前記クロックCKの半周期遅れた出力Q2として出力す る第2のDFFと、

入力Nの最下位ビットにより偶数分周動作か奇数分周動作かを判断し、偶数分周動作時 に、前記第1のDFFの出力Q1をそのまま出力させ、奇数分周動作時に前記第1のDF Fの出力Q1と前記第2のDFFの出力Q2の論理演算を行ってデューティ比50%の出 力信号OUTを出力する組合せ回路と、

を備えることを特徴とする可変分周器。

【請求項2】

前記組合せ回路は、

前記入力Nの最下位ビットにより、奇数分周動作であるか偶数分周動作であるかを示す 信号を論理演算に加える

ことを特徴とする請求項1に記載の可変分周器。

【 請 求 項 3 】

前記入力Nに分周動作の下限となる値より小さい値である0又は1を印加し、分周出力 を禁止するストップ回路として機能させる

ことを特徴とする請求項1又は請求項2に記載の可変分周器。

【請求項4】

前記入力Nと前記クロックCKを入力とし、分周比が1であることを、当該入力Nの値 により判断し、この場合に、前記クロックCKを前記出力信号OUTからそのまま出力す ³⁰

る付加回路をさらに備える

ことを特徴とする請求項1乃至3のいずれか一項に記載の可変分周器。

【請求項5】

前記付加回路は、前記入力 N が 1 であることを検出する一致回路、又は論理和ゲートを 備える

ことを特徴とする請求項4に記載の可変分周器。

【請求項6】

前記組合せ回路は、前記第1のDFFの出力Q1及び前記出力Q2の出力側に接続され 、論理演算により出力信号OUTを出力するゲート回路である

ことを特徴とする請求項1乃至5のいずれか一項に記載の可変分周器。

【請求項7】

前記組合せ回路の出力信号OUTを2重否定してド・モルガン則を適用する

ことを特徴とする請求項1乃至6のいずれか一項に記載の可変分周器。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、デューティ比50%の可変分周器に関する。

【背景技術】

[0002]

近年、高周波のクロックを任意の分周比で分周する可変分周器のニーズが高まっている 50

。分周の目的は、基板上や同一集積回路内の各動作クロックの異なるデバイスへの動作クロック供給である。しかし、多くの可変分周器では、奇数分周の場合にデューティ比が50%にならない(特許文献1及び特許文献2参照)。

(3)

また、常にデューティ比50%の安定した分周出力を得ようとすると回路が複雑になる (特許文献3及び特許文献4参照)。また、回路構成が簡単な可変分周器では、ハザード のため動作が不安定である(特許文献5参照)。特許文献5に記載の可変分周回路は、こ の可変分周回路をFPGA(Field Programmable Gate Array)上に実装しようとすると 、ハザードのために動作しない。

特許文献6には、デューティ比50%の分周出力を得る分周器が記載されている。 【0003】

図51は、特許文献6に記載の分周器の回路構成図である。

図51に示すように、デューティ比50%可変分周器1020は、入力nから分周のた めの各設定値を生成するビットシフタ1024と、基準周波数発振器1022と、比較器 1026,1028と、カウンタ1030と、JK-FF1032と、ANDゲート10 34と、インバータ1038と、DFF1036と、ORゲート1040と、を備える。 ビットシフタ1024は、分周比Nを設定する設定部Div1と、カウンタ値を1ビット 右にシフトする設定部Div2と、最下位ビットを出力する設定部Cp2と、を有する。 比較器1026は、カウンタ1030のカウント値がビットシフタ1024の出力Di >10値(分周比Nと同じ)と一致した時、JK-FF1032のJ端子に1を出力する とともに、カウンタ1030をリセットする。比較器1028は、カウンタ1030のカ ウント値がビットシフタ1024の出力Div2の値と出力とが一致した時、JK-FF 1032のK端子に1を出力する。JK-FF1032は、比較器1026と比較器10 28からのJK入力条件で値が設定され、偶数分周時にデューティ比50%、奇数分周時 にデューティ比50%の波形に比べて半周期だけパルス幅の狭い波形を出力している。そ こで、奇数分周時には、D-FF1036により半周期遅れた信号を発生させ、JK-F Fの出力と論理和を取ることでデューティ比50%の出力を得ている。

【先行技術文献】

【特許文献】

【0004】 【特許文献1】特開2004-328301号公報 【特許文献2】特開平8-84069号公報 【特許文献3】特開2010-1148888号公報 【特許文献4】特開2008-144888号公報 【特許文献5】特開平6-224748号公報 【特許文献6】米国特許6998882号明細書 【発明の概要】

【発明が解決しようとする課題】

[0005]

しかしながら、特許文献6に記載のデューティ比50%分周器では、下記の問題点があった。

(1) J K - F F の J K 入力条件が比較器の出力(一致結果)で決定されるので、比較 動作が完了するまで分周比を変更することができない。すなわち、回路動作中に分周比を 変更することができない。

(2) J K - F F を使用しているので、回路構成が複雑であり、かつ汎用性に欠ける。 現在では、高速デジタル回路において、J K - F F は、殆どあるいは全く使用されない。 特に、ハードウェア記述言語でデジタル回路を設計する場合、D F F のみで回路を設計す ることが一般的である。

【0006】

本発明は、このような事情に鑑みてなされたものであり、回路動作中に分周比を変更す ることができ、分周比が奇数値であっても分周比に関係なく常にデューティ比50%の安

10

30

定した出力信号が得られる簡単な回路構成の可変分周器を提供することを課題とする。 【課題を解決するための手段】

[0 0 0 7]

上記課題を解決するために、本発明は、クロックCKを計数し、計数値結果M(Mは任意の自然数)を得るプログラマブルカウンタと、前記プログラマブルカウンタの計数値M と入力N(Nは1又は2以上の任意の自然数)を入力し、前記計数値Mと前記入力Nを比較して、偶数分周動作時にデューティ比50%となり、かつ奇数分周動作時にデューティ 比50%の出力に比べてクロックCKの半周期分広い又は狭い出力Cを出力する比較器と、前記クロックCKの第1のエッジで前記比較器の前記出力Cを取り込み、出力Q1として出力する第1のDFFの出力Q1を取り込み、前記第1のDFFの前記出力Q1に比べて前記クロックCKの半周期遅れた出力Q2として出力する第2のDFFと、入力Nの最下位ビットにより偶数分周動作か奇数分周動作かを判断し、偶数分周動作時に、前記第1のD FFの出力Q1をそのまま出力させ、奇数分周動作時に前記第1のDFFの出力Q1と前記第2のDFFの出力Q2の論理演算を行ってデューティ比50%の出力信号OUTを出力する組合せ回路と、を備えることを特徴とする。

【発明の効果】

【0008】

本発明によれば、奇数分周時にデューティ50%よりクロックCKの半周期広い又は狭い波形を比較器で出力させ、デューティ50%より広ければ狭め狭ければ広めることで、 ²⁰回路動作中に分周比を変更することができ、分周比が奇数値であっても分周比に関係なく常にデューティ比50%の安定した出力信号を得ることができる。

【図面の簡単な説明】

【0009】

【図1】本発明の第1の実施形態に係る可変分周器の構成を示す回路図である。

【図2】第1の実施形態に係る可変分周器のアップカウンタが比較器の出力(リセット信号)RESのハザードの影響を受けないことを説明する波形図である。

【図3】第1の実施形態に係る可変分周器の第1のDFFの出力Q1が比較器の出力Cの ハザードの影響を受けないことを説明する波形図である。

【図 4 】第 1 の実施形態に係る可変分周器において、 4 分周時(入力 N が 4 の時)の動 -作シミュレーション結果を示す波形図である。

- 【図 5 】第 1 の実施形態に係る可変分周器において、 5 分周時(入力 N が 5 の時)の動作 シミュレーション結果を示す波形図である。
- 【図6】本発明の第2の実施形態に係る可変分周器の構成を示す回路図である。

【図7】第2の実施形態に係る可変分周器において、4分周時(入力Nが3の時)の動作 シミュレーション結果を示す波形図である。

【図8】第2の実施形態に係る可変分周器において、5分周時(入力Nが4の時)の動作 シミュレーション結果を示す波形図である。

【図9】本発明の第3の実施形態に係る可変分周器の構成を示す回路図である。

【図10】第3の実施形態に係る可変分周器の第1のDFFの出力Q1が比較器の出力C ⁴⁰のハザードの影響を受けないことを説明する波形図である。

【図11】第3の実施形態に係る可変分周器において、4分周時(入力Nが4の時)の動 作シミュレーション結果を示す波形図である。

【図12】第3の実施形態に係る可変分周器において、5分周時(入力Nが5の時)の動作シミュレーション結果を示す波形図である。

【図13】本発明の第4の実施形態に係る可変分周器の構成を示す回路図である。

【図14】第4の実施形態に係る可変分周器において、4分周時(入力Nが4の時)の動 作シミュレーション結果を示す波形図である。

【図15】第4の実施形態に係る可変分周器において、5分周時(入力Nが5の時)の動作シミュレーション結果を示す波形図である。

10

【図16】本発明の第5の実施形態に係る可変分周器の構成を示す回路図である。 【図17】第5の実施形態に係る可変分周器において、4分周時(入力Nが3の時)の動 作シミュレーション結果を示す波形図である。 【図18】第5の実施形態に係る可変分周器において、5分周時(入力Nが4の時)の動 作シミュレーション結果を示す波形図である。 【図19】本発明の第6の実施形態に係る可変分周器の構成を示す回路図である。 【図20】第6の実施形態に係る可変分周器において、4分周時(入力Nが3の時)の動 作シミュレーション結果を示す波形図である。 【図21】第6の実施形態に係る可変分周器において、5分周時(入力Nが4の時)の動 10 作シミュレーション結果を示す波形図である。 【図22】本発明の第7の実施形態に係る可変分周器の構成を示す回路図である。 【図23】第7の実施形態に係る可変分周器において、4分周時(入力Nが4の時)の動 作シミュレーション結果を示す波形図である。 【図24】第7の実施形態に係る可変分周器において、5分周時(入力Nが5の時)の動 作シミュレーション結果を示す波形図である。 【図25】第7の実施形態に係る可変分周器の比較例1の構成を示す回路図である。 【図26】第7の実施形態に係る可変分周器の比較例1において、4分周時(入力Nが4 の時)の動作シミュレーション結果を示す波形図である。 【図27】第7の実施形態に係る可変分周器の比較例1において、5分周時(入力Nが5 20 の時)の動作シミュレーション結果を示す波形図である。 【図28】第7の実施形態に係る可変分周器の比較例2の構成を示す回路図である。 【図29】第7の実施形態に係る可変分周器の比較例2において、4分周時(入力Nが4 の時)の動作シミュレーション結果を示す波形図である。 【図30】第7の実施形態に係る可変分周器の比較例2において、5分周時(入力Nが5 の時)の動作シミュレーション結果を示す波形図である。 【図31】図9のN進アップカウンタの内部回路を示す図である。 【図32】図13のN進ダウンカウンタの内部回路を示す図である。 【図33】図16のN+1進アップカウンタの内部回路を示す図である。 【図34】図19のN+1進ダウンカウンタの内部回路を示す図である。 30 【図35】本発明の第8の実施形態に係る可変分周器の構成を示す回路図である。 【図36】本発明の第9の実施形態に係る可変分周器の構成を示す回路図である。 【図37】本発明の第10の実施形態に係る可変分周器の構成を示す回路図である。 【図38】本発明の第11の実施形態に係る可変分周器の構成を示す回路図である。 【図39】本発明の第12の実施形態に係る分周比1で動作可能な可変分周器の構成を示 す回路図である。 【図40】第12の実施形態に係る可変分周器において、1分周時(入力Nが1の時)の 動作シミュレーション結果を示す波形図である。 【図41】本発明の第13の実施形態に係る分周比1で動作可能な可変分周器の構成を示 す回路図である。 40 【図42】第13の実施形態に係る可変分周器において、1分周時(入力Nが0の時)の 動作シミュレーション結果を示す波形図である。 【図43】図1の可変分周器の出力部分を2重否定しド・モルガン則を適用した可変分周 器の構成を示す回路図である。 【図44】図6の可変分周器の出力部分を2重否定しド・モルガン則を適用した可変分周 器の構成を示す回路図である。 【 図 4 5 】 図 3 9 の 分 周 比 1 で 動 作 可 能 な 可 変 分 周 器 の 出 力 部 分 を 2 重 否 定 し ド・モ ル ガ ン則を適用した可変分周器の構成を示す回路図である。 【図46】。図41の分周比1で動作可能な可変分周器の出力部分を2重否定しド・モル ガン則を適用した可変分周器の構成を示す回路図である。 【図47】図1の可変分周器において、3分周の途中で2分周に変化させた場合(入力N 50 を3から2に変化させた場合)の動作シミュレーション結果を示す波形図である。 【図48】図1の可変分周器において、3分周の途中で4分周に変化させた場合(入力N を3から4に変化させた場合)の動作シミュレーション結果を示す波形図である。 【図49】図1の可変分周器において、入力Nに0を加えた場合の動作シミュレーション 結果を示す波形図である。 【図50】図1の可変分周器において、入力Nに1を加えた場合の動作シミュレーション 結果を示す波形図である。 【図51】特許文献6に記載の分周器の回路構成図である。 【発明を実施するための形態】 [0010]以下、本発明の実施形態について図面を参照して詳細に説明する。 (第1の実施形態) 図1は、本発明の第1の実施形態に係るデューティ比50%の可変分周器の構成を示す 回路図である。図1の太実線は多ビット配線、細実線は1ビット配線を表す。 [0011]図1に示す可変分周器10は、外部から入力N(Nは2以上の自然数)とクロックCK を印可するとクロックCKをN分周したデューティ比50%のパルスを出力する可変分周 器である。 図1に示すように、可変分周器10は、アップカウンタ11(リセット時に値が1にな るカウンタ)、比較器12(比較器<1>)(リセット用比較器)、比較器13(比較器< 2>)(請求項1記載の比較器)、DFF14(DFF<1>)(第1のDFF)、DFF 15(DFF<2>)(第2のDFF)、ANDゲート16(組合せ回路,ゲート回路)、 及びORゲート17(組合せ回路,ゲート回路)を備える。 アップカウンタ11は、リセット時に、最下位ビットを1に設定する同期リセット型の アップカウンタである。 [0012]比較器12(比較器<1>)は、アップカウンタ11の出力Mと入力Nを比較し、M Ν のとき1を、それ以外は0を出力する。比較器12の出力RESは、アップカウンタ11 のリセット端子に入力されており、RESが1の時(M Nのとき)にアップカウンタ1 1 をリセットする。アップカウンタ11と比較器12は、N進アップカウンタを構成して いる。 アップカウンタ11と比較器12をN進アップカウンタで構成した構成例について は、図9により後記する。

比較器13(比較器<2>)は、アップカウンタ11の出力M(計数値M)と入力N(N は2以上の任意の自然数)を入力し、M (Nを右に1ビットシフト)のとき1、そうで ないとき0を出力する。なお、図1中、N>>1は、Nを右に1ビットシフトすることを表 しており、Nの最下位ビットを取り除き、最上位ビットに0を付加することにより得るこ とができる。

【0014】

DFF14(DFF<1>)は、クロックCKの立ち上がり(第1のエッジ)で比較器1 ⁴⁰ 3の出力Cを取り込み、出力Q1としてDFF15及びORゲート17に出力する。 【0015】

DFF15(DFF<2>)は、クロックCKの立ち下がり(第2のエッジ)でDFF1 4の出力Q1を取り込み、出力Q2としてANDゲート16に出力する。 【0016】

比較器13の出力Cは、クロックCKの立ち上がりで動作するDFF14の入力になっており、DFF14の出力Q1は、クロックCKの立ち下がりで動作するDFF15の入力になっている。これにより、DFF15の出力Q2は、DFF14の出力Q1に比べて 半周期遅れた信号となる。

【0017】

10

20

ANDゲート16は、DFF15の出力Q2と入力Nの最下位ビットの論理積演算(な お、簡便のため、適宜「ANDを取る」と表現する場合がある)を行う。ANDゲート1 6は、分周比が奇数のときにANDゲートからQ2の値を出力し、偶数のときは0を出力 する。

(7)

[0018**]**

ORゲート17は、DFF14の出力Q1とANDゲート16の出力の論理和演算を行う。ORゲート17は、分周比が偶数のとき、ANDゲート16の出力が0なので、Q1の値を、分周比が奇数のとき、ANDゲート16からQ2の値が出力されるので、Q1とQ2の論理和演算(なお、簡便のため、適宜「ORを取る」と表現する場合がある)を取った値を出力する。

【0019】

分周比が奇数の場合、比較器13の出力C及びこれをクロックCKの立ち上がりで取り 込んだDFF14の出力Q1は、デューティ比50%の出力と比べてクロックCKの半周 期分狭い。そこで、DFF14の出力Q1と、この信号を半周期遅延させたDFF15の 出力Q2の論理和演算を取ることで、1を出力している部分をクロックCKの半周期分増 加させ、分周比が奇数の場合にも出力OUTのデューティ比を50%にしている。

[0020]

以下、上述のように構成されたデューティ比50%の可変分周器10の動作について説 明する。

まず、基本的な考え方について説明する。

ー般的に分周回路は、クロックの片側エッジに同期して動作させる。つまり、出力が変化するのは、クロックの立ち上がりの時のみ、又は立ち下がりの時のみである。そのため 奇数分周動作の場合には、分周器の出力はデューティ比50%にならず、デューティ比5 0%の出力と比べてクロック半周期分の差が生じることになる。

本発明者は、奇数分周動作の場合に、クロックCKの半周期遅れた信号であるDFF1 5の出力とOR演算させてパルス幅をクロック半周期分増加させ、奇数分周動作の場合に おいてもデューティ比50%の出力信号を得るという着想を基に、本可変分周器10を完 成させた。

【0022】

本実施形態の可変分周器10は、奇数分周動作の場合、DFF14の出力Q1がデュー ティ比50%の出力と比べてクロックCKの半周期分狭くなる。例えば、3分周の場合に は、1を出力している部分がクロックCKの1周期分、0を出力している部分がクロック CKの2周期になる。そこで、可変分周器10は、奇数分周動作の場合に、Q1より半周 期遅れた信号であるDFF15の出力Q2とORを取ることにより、1を出力している部 分をクロックCKの半周期分増加させ、クロック1.5周期分にして出力OUTから出力 している。

上記動作の特徴点を一般化して述べると、下記の通りである。

【 0 0 2 3 】

本発明は、偶数分周時にデューティ50%であり、奇数分周時にデューティ50%の場 40 合よりクロックCKの半周期広い又は狭い波形を比較器で出力させ、デューティ比50% となるように広ければ狭め狭ければ広めるものである。

上記奇数分周時に広ければ狭め狭ければ広める方法として、N進カウンタ又はN+1進 カウンタを用いる場合、ゲート回路の組合せは下記(1)(2)がある。なお、N進カウ ンタ及びN+1進カウンタは、アップカウンタとダウンカウンタのどちらを使用すること もできる。さらに、比較器13の不等号の向きを変更することでゲート回路の組合せとし て下記(3)(4)を得る。さらに、ゲート回路の組合せは一例であり、例えば実装容易 性の観点からド・モルガン則を適用してNANDゲート,NORゲートを使用するもので もよい(後記する第14の実施形態参照)。

【0024】

(1)N進カウンタを用いた場合で奇数分周動作時にORを取ってパルス幅を広げる方式
 (2)N+1進カウンタを用いた場合で奇数分周動作時にANDを取ってパルス幅を狭める方式

(3) N 進 カ ウ ン タ を 用 い た 場 合 で 奇 数 分 周 動 作 時 に A N D を 取 っ て パ ル ス 幅 を 狭 め る 方 式

(4) N + 1 進カウンタを用いた場合で奇数分周動作時にORを取ってパルス幅を広げる 方式

【0025】

次に、可変分周器10の動作について説明する。

本実施形態の可変分周器10は、上記(1)N進カウンタを用いた場合で奇数分周動作 ¹⁰ 時にORを取ってパルス幅を広げる方式の適用例である

可変分周器10は、奇数分周の場合に、比較器13の出力C及びDFF14の出力Q1 は、デューティ比50%の出力と比べてクロックCKの半周期分短い信号になる。そこで 、奇数分周の場合には、半周期遅れた信号Q2とORを取り半周期分広げて、デューティ 比50%にする。

【0026】

図1に示すように、可変分周器10には、外部より入力NとクロックCKが印加される 。第1の実施形態では、クロックCKをN分周したデューティ比50%のパルスを出力O UTから出力する。アップカウンタ11は、リセット時に、最下位ビットを1に設定する 。比較器12は、アップカウンタ11の出力Mと入力Nを比較し、M Nのとき1を、そ れ以外は0を出力する。比較器12の出力RESは、アップカウンタ11のリセット端子 に入力されており、RESが1の時(M Nのとき)にアップカウンタ11をリセットす る。

20

30

50

[0027]

比較器13は、アップカウンタ11の出力Mと入力Nが入力されており、M (Nを右 に1ビットシフト)のとき1、そうでないとき0を出力する。比較器13の出力Cは、ク ロックCKの立ち上がりで動作するDFF14の入力になっており、DFF14の出力Q 1は、クロックCKの立ち下がりで動作するDFF15の入力になっている。これにより 、DFF15の出力Q2は、DFF14の出力Q1に比べて半周期遅れた信号となる。 【0028】

A N D ゲート 1 6 では、 D F F 1 5 の出力 Q 2 と入力 N の最下位ビットの論理積演算を 行っている。これにより、 A N D ゲート 1 6 は、分周比が奇数のときに Q 2 の値を出力し 、偶数のときは 0 を出力する。

[0029]

ORゲート17は、DFF14の出力Q1とANDゲート16の出力の論理和演算を行っている。ORゲート17は、分周比が偶数のとき、ANDゲート16の出力が0なので、Q1の値を、分周比が奇数のとき、ANDゲート16からQ2の値が出力されるので、Q1とQ2の論理和演算を取った値を出力する。

[0030]

分周比が奇数の場合、比較器13の出力C及びこれをクロックCKの立ち上がりで取り 40 込んだDFF14の出力Q1のパルス幅は、デューティ比50%の出力と比べてクロック CKの半周期分狭い。そこで、DFF14の出力Q1と、この信号を半周期遅延させたD FF15の出力Q2の論理和演算をとることで、1を出力している部分をクロックCKの 半周期分増加させ、分周比が奇数の場合にも出力OUTのデューティ比を50%にしてい る。

- 【0031】
- <回路の安定性>

次に、可変分周器10が、安定した分周動作を行うことができることについて説明する。特許文献5の可変分周器では、組合せ回路において発生したハザードのため、分周動作が不安定になるか又はハザードのため動作しない欠点があった。

これに対して、本実施形態の可変分周器10は、ハザードの影響を受けない。比較器1 2と比較器13は、組合せ回路であるため、その出力RES及びCにはハザードを含む可 能性がある。しかし、アップカウンタ11は、同期リセット型であるため、比較器12の ハザード影響を受けることがない。また、比較器13の出力Cは、クロックCKの立ち上 がりに同期して値を取り込むDFF14の入力になっているため、ハザードの影響を受け ることがない。以下、詳細に説明する。

【 0 0 3 2 】

図2は、アップカウンタが、比較器12の出力(リセット信号)RESのハザードの影響を受けないことを説明する波形図である。

図2に示すように、クロックCKが立ち上がると、アップカウンタ11のカウント値M は一定の遅延時間の後に変化する。この際、比較器12の出力(リセット信号)RESに ハザードが発生することがある(図2の符号 a 参照)。さらに一定遅延時間後、アップカ ウンタ11のカウント値Mは安定し、ハザードは消失する。つまり、クロックCKが立ち 上がって一定時間経過後に比較器12の出力RESにハザードが発生する可能性がある。 しかし、クロックCKの立ち上がった瞬間にRESにハザードが発生することはない。可 変分周器10では、同期リセット型のアップカウンタ11を使うことで、RESのハザー ドの影響を排除している。

【0033】

図3は、DFF14の出力Q1が、比較器13の出力Cのハザードの影響を受けないことを説明する波形図である。

図3に示すように、クロックCKが立ち上がると、アップカウンタ11のカウント値M は一定の遅延時間の後に変化する。この際、比較器13の出力Cにハザードが発生するこ とがあるが、さらに一定遅延時間後、アップカウンタ11のカウント値Mは安定し、ハザ ードは消失する。つまり、クロックCKが立ち上がって一定時間経過後に比較器13の出 力Cにハザードが発生する可能性はあるものの、DFF14はクロックCKの立ち上がっ た瞬間の比較器13の出力Cを取り込んでいる(図2の符号b参照)。このため、DFF 14が、ハザードの影響を受けることはない。

[0034]

可変分周器10は、アップカウンタ11、比較器12、及び比較器13のビット幅がmの時、2~(2^m-1)までの分周動作が可能である。例えば、アップカウンタ11、比較器12、及び比較器13のビット幅が3ビットの場合、2~7分周までの安定した分周動作を得ることができる。

図4及び図5は、可変分周器10において、3ビット構成時の動作シミュレーション結 果を示す波形図である。図4は、4分周時の動作シミュレーション結果、図5は、5分周 時の動作シミュレーション結果、をそれぞれ示している。なお、2分周時の動作シミュレ ーション結果、3分周時の動作シミュレーション結果、6分周時の動作シミュレーション 結果、7分周時の動作シミュレーション結果については、図示を省略しているが、3ビッ ト構成で可能な全シミュレーション結果は得られている。

図 4 及び図 5 に示すように、可変分周器 1 0 は、分周比が偶数の場合(図 4 参照)にも ⁴⁰ 奇数の場合(図 5 参照)にもデューティ比 5 0 %の出力が得られていることが分かる。 【 0 0 3 6 】

このように、本実施形態の可変分周器10は、分周比が奇数の時、DFF14の出力Q 1のパルス幅が、デューティ比50%の出力と比べてクロックCKの半周期分短いのでD FF15でクロック半周期遅らせて、ORゲート17によりORを取りパルス幅をクロッ ク半周期分広くすることで、簡単な回路構成により、分周比に関係なく常にデューティ比 50%の安定した出力信号(分周出力)を得ることができる。特に、簡単な構成でありな がら、奇数分周の場合にも常にデューティ比50%の安定した動作を得ることができる。 【0037】

また、本実施形態の可変分周器10は、アップカウンタ11、比較器12、及び比較器 ⁵⁰

20

1 3 のビット幅がmの時、 2 ~(2 ^m - 1)までの分周動作が可能である。

【 0 0 3 8 】

特に、本実施形態の可変分周器10は、外部信号により分周比を設定することができ、 回路動作中に分周比を変更することができる。回路動作中に分周比を変更した場合であっ ても、常にデューティ比50%の安定した出力信号を得ることができる。

また、本実施形態の可変分周器10は、ハードウェア記述言語を用いて簡単に記述でき、ASIC (Application Specific Integrated Circuit)やFPGA (Field Programma ble Gate Array)の機能部品として容易に実装可能である。

【 0 0 3 9 】

(第2の実施形態)

10

30

第1の実施形態の可変分周器10は、N進カウンタを用いた場合で、奇数分周動作時、 ORを取ってパルス幅をクロック半周期分広くする方式である。

第2の実施形態は、N+1進カウンタを用いた場合で奇数分周動作時にANDを取って パルス幅を狭める方式の適用例である。

図6は、本発明の第2の実施形態に係るデューティ比50%の可変分周器の構成を示す 回路図である。図6の太実線は多ビット配線、細実線は1ビット配線を表す。図1と同一 構成部分には同一符号を付している。

図 6 に示す可変分周器 2 0 は、外部より入力 N (N は 1 以上の自然数)とクロック C K を印加すると、出力 O U T からクロック C K を N + 1 分周したデューティ比 5 0 %のパル ²⁰ スを出力する回路である。

【0041】

図 6 に示すように、可変分周器 2 0 は、アップカウンタ 2 1 (リセット時に値が 0)、 比較器 1 2 (比較器<1>)、比較器 1 3 (比較器<2>)、 D F F 1 4 (D F F <1>)、 D F F 1 5 (D F F < 2>)、 O R ゲート 2 6 (組合せ回路,ゲート回路)、及び A N D ゲー ト 2 7 (組合せ回路,ゲート回路)を備える。

【0042】

アップカウンタ21は、リセット時に値が0になる一般的なアップカウンタである。本 実施形態の可変分周器20は、一般的なアップカウンタ21を用いているのに対し、図1 の可変分周器10のアップカウンタ11は、リセット時に値が1の特殊なアップカウンタ を用いている。

【 0 0 4 3 】

比較器12(比較器<1>)は、アップカウンタ21の出力Mと入力Nを比較し、MN のとき1を、それ以外は0を出力する。比較器12の出力RESは、アップカウンタ21 のリセット端子に入力されており、RESが1の時(MNのとき)にアップカウンタ2 1をリセットする。アップカウンタ21と比較器12は、N+1進アップカウンタを構成 している。アップカウンタ21と比較器12をN+1進アップカウンタで構成した構成例 については、図16により後記する。

[0044]

比較器13(比較器<2>)は、アップカウンタ21の出力Mと入力Nを入力し、M (⁴⁰ Nを右に1ビットシフト)のとき1、そうでないとき0を出力する。なお、図6中、N>> 1は、Nを右に1ビットシフトすることを表しており、Nの最下位ビットを取り除き、最 上位ビットに0を付加することにより得ることができる。

【0045】

DFF14(DFF<1>)は、クロックCKの立ち上がり(第1のエッジ)で比較器1 3の出力Cを取り込み、出力Q1としてDFF15及びANDゲート27に出力する 【0046】

DFF15(DFF<2>)は、クロックCKの立ち下がり(第2のエッジ)でDFF1 4の出力Q1を取り込み、DFF14の出力Q1に比べてクロックCKの半周期遅れた出 力Q2としてORゲート26に出力する。

【0047】

比較器13の出力Cは、クロックCKの立ち上がりで動作するDFF14の入力になっており、DFF14の出力Q1は、クロックCKの立ち下がりで動作するDFF15の入力になっている。これにより、DFF15の出力Q2は、DFF14の出力Q1に比べて 半周期遅れた信号となる。

O R ゲート 2 6 は、 D F F 1 5 の出力 Q 2 と入力 N の最下位ビットの論理和演算を行う

A N D ゲート 2 7 は、 D F F 1 4 の出力 Q 1 と O R ゲート 2 6 の出力の論理積演算を行う。

【0048】

10

20

明する。 本実施形態の可変分周器 2 0 は、N + 1 進カウンタを用いた場合で奇数分周動作時にA N D を取ってパルス幅を狭める方式の適用例である。

以下、上述のように構成されたデューティ比50%の可変分周器20の動作について説

【0049】

可変分周器20は、奇数分周動作の場合は、DFF14の出力Q1が、デューティ比50%の出力と比べてクロックCKの半周期分広くなる。例えば、3分周の場合には、1を出力している部分がクロックの2周期分、0を出力している部分がクロックの1周期になる。そこで、可変分周器20は、奇数分周動作の場合に、Q1より半周期遅れた信号であるDFF15の出力Q2とAND演算させて1を出力している部分をクロック半周期分減少させ、奇数分周動作の場合においてもデューティ比50%の出力信号を得る。例えば、3分周の場合には、半周期遅れた信号とANDをとることにより、1を出力している部分が半周期減少して、クロック1.5周期分になり、0を出力している部分がクロックの半周期減り1.5周期分になる。

【 0 0 5 0 】

このように、分周比N + 1 が偶数の時、D F F 1 4 の出力Q 1 のデューティ比が5 0 % であるのでQ 1 をそのまま出力させればよく、分周比N + 1 が奇数の時には、デューティ 比を5 0 %にするためにD F F 1 4 の出力Q 1 にD F F 1 5 の出力Q 2 の A N D 演算を取 って出力する。

【0051】

ここで、分周比N+1が偶数か奇数かはNの最下位ビットが0か1かを見ればわかる。 可変分周器20は、入力Nの時に分周比N+1の分周回器として動作する。よって、入力 Nの最下位ビットが1の時が偶数分周となる。このとき、ORゲート26の出力は1にな り、ANDゲート27の出力は、Q1になる。入力Nの最下位ビットが0の時が奇数分周 である。このとき、ORゲート26の出力はQ2となり、ANDゲート27ではQ2とQ 1がANDされたものが出力される。

【0052】

以上説明したように、本実施形態の可変分周器20は、奇数分周の場合に、比較器13 の出力C及びDFF1の出力Q1は、デューティ50%の場合よりクロックCKの半周期 広い信号になる。そこで、奇数分周の場合には、半周期遅れた信号Q2とANDを取り半 周期狭めて、デューティ比50%にしている。

【 0 0 5 3 】

本実施形態の可変分周器20は、アップカウンタ21、比較器12、及び比較器13の ビット幅がmの時、2~(2^m)までの分周動作が可能である。例えば、アップカウンタ 21、比較器12、及び比較器13のビット幅が3ビットの場合、2~8分周までの安定 した分周動作を得ることができる。

【0054】

ここで、図1の可変分周器10は、mビット構成の場合、分周比の上限が2^m-1であるのに対し、本実施形態の可変分周器20は、リセット時に値が0の普通のアップカウン タ21を用いているので、分周比の上限が2^mである。すなわち、可変分周器20は、同 30

じビット構成の場合、可変分周器10に比べて、分周比の上限が1だけ大きい。但し、可 変分周器20は、入力Nの場合に、N+1分周を行うため、設定したい分周比-1をNに 印加する必要がある。

【0055】

図7及び図8は、可変分周器20において、3ビット構成時の動作シミュレーション結果を示す波形図である。図7は、4分周時の動作シミュレーション結果、図8は、5分周時の動作シミュレーション結果、2分周時の動作シミュレーション結果、3分周時の動作シミュレーション結果、6分周時の動作シミュレーション結果、7分周時の動作シミュレーション結果、8分周時の動作シミュレーション結果については、図示を省略しているが、3ビット構成で可能な全シミュレーション結果は得られている。

図 7 及び図 8 に示すように、可変分周器 2 0 は、分周比が偶数の場合(図 7 参照)にも 奇数の場合(図 8 参照)にもデューティ比 5 0 %の出力が得られていることが分かる。 【 0 0 5 6 】

このように、本実施形態の可変分周器20は、分周比が奇数の時、DFF14の出力Q 1のパルス幅が、デューティ比50%の場合と比べてクロックCKの半周期分広いのでD FF15でクロックCKの半周期遅らせて、ANDゲート27によりANDを取りパルス 幅をクロック半周期分狭くすることで、簡単な回路構成により、分周比に関係なく常にデ ューティ比50%の安定した出力信号(分周出力)を得ることができる。特に、簡単な構 成でありながら、奇数分周の場合にも常にデューティ比50%の安定した動作を得ること ができる。

【 0 0 5 7 】

(第3の実施形態)

図9は、本発明の第3の実施形態に係るデューティ比50%の可変分周器の構成を示す 回路図である。図9の太実線は多ビット配線、細実線は1ビット配線を表す。図1と同一 構成部分には同一符号を付して重複箇所の説明を省略する。

図9に示す可変分周器30は、外部より入力N(Nは2以上の自然数)とクロックCK を印加すると、出力OUTからクロックCKをN分周したデューティ比50%のパルスを 出力する回路である。

【 0 0 5 8 】

可変分周器30は、N進アップカウンタ31(プログラマブルカウンタ)、比較器13 、DFF14(DFF<1>)、DFF15(DFF<2>)、ANDゲート16、及びOR ゲート17を備える。

可変分周器30は、図1の可変分周器10のアップカウンタ11と比較器12(比較器 <1>)をN進アップカウンタ31で置き換えたものである。

N進アップカウンタ31は、1からNまでのアップカウントを繰り返すアップカウンタ である。

【0059】

以下、上述のように構成されたデューティ比50%の可変分周器30の動作について説 明する。

本実施形態の可変分周器30は、図1の可変分周器10と同様に、N進カウンタを用いた場合で奇数分周動作時にORを取ってパルス幅を広げる方式の適用例である。したがって、可変分周器30の基本動作は、図1の可変分周器10の動作と略同様である。 【0060】

図9 に示すように、可変分周器30 には、外部より入力NとクロックCKが印加される。N進アップカウンタ31は、クロックCKの立ち上がりで動作するN進アップカウンタであり、1からNまでカウントアップし、Nに達すると再び1に戻りアップカウント動作を繰り返す。比較器13には、N進アップカウンタ31の出力Mと入力Nが入力されており、M (N>>1)のとき1、そうでないとき0を出力する。なお、N>>1は、Nを右に 1ビットシフトすることを表しており、Nの最下位ビットを取り除き、最上位ビットに0

30

20

10

を付加することにより得ることができる。

【0061】

比較器13の出力Cは、分周比が偶数の場合デューティ比50%である。但し、分周比 が奇数の場合、デューティ比50%の出力と比べてクロックCKの半周期分短い。また、 図10で後記するように、クロックCKが立ち上がってから一定時間経過後に、ハザード が発生することがある。このハザードの影響を排除するために、比較器13の出力Cは、 クロックCKの立ち上がりで動作するDFF14に入力されている。また、DFF14の 出力Q1は、クロックCKの立ち下がりで動作するDFF15の入力になっている。この ため、DFF15の出力Q2は、DFF14の出力Q1に比べて半周期遅れた信号となる

【0062】

ANDゲート16は、DFF15の出力Q2とNの最下位ビットの論理積演算を行って いる。分周比が偶数の時、Nの最下位ビットが0であるので、ANDゲート16は0を出 力する。分周比が奇数の時、Nの最下位ビットが1であるので、ANDゲート16はDF F15の出力Q2の値を出力する。

【0063】

ORゲート17は、DFF14の出力Q1とANDゲート16の出力の論理和演算を行っており、分周比が偶数の時、ANDゲート16の出力が0なので、Q1の値を、分周比が奇数の時、ANDゲート16からQ2の値が出力されるので、Q1とQ2の論理和演算を取った値を出力することとなる。分周比が偶数の場合、比較器13の出力CをクロックCKの立ち上がりで取り込んだDFF14の出力Q1のデューティ比は50%であり、これがそのまま出力OUTから出力される。分周比が奇数の場合、DFF14の出力Q1は、デューティ比50%の出力と比べてクロックCKの半周期分短い。そこで、DFF14 の出力Q1と、この信号を半周期遅延させたDFF15の出力Q2の論理和演算をとることで、1を出力している部分をクロックCKの半周期分増加させてデューティ比50%として出力OUTから出力している。

[0064]

<回路の安定性>

可変分周器30が、安定した分周動作を行うことができることについて説明する。また 、比較器の出力Cに比べてDFF1の出力Q1がクロックCKの1周器期遅れる理由につ いて説明する。

【0065】

図10は、DFF14の出力Q1が、比較器13の出力Cのハザードの影響を受けない ことを説明する波形図である。

図10に示すように、クロックCKが立ち上がると、N進アップカウンタ31の出力M は、一定の遅延時間の後に変化する。この際、比較器13の出力Cにハザードが発生する ことがあるが、さらに一定遅延時間後、N進アップカウンタ31のカウント値Mは安定し 、ハザードは消失する。つまり、クロックCKが立ち上がって一定時間経過後に比較器1 3の出力Cにハザードが発生する可能性がある。しかし、DFF14はクロックCKの立 ち上がった瞬間の比較器の出力Cを取り込んでいるので、このハザードの影響を受けるこ とはない。

[0066]

次に、比較器13の出力Cに比べて、DFF14の出力Q1がクロックCKの約1周期 分遅れる理由について説明する。これは、比較器13の出力Cは、クロックCKが立ち上 がってから、N進アップカウンタ31と比較器14の遅延時間を合計した遅延時間の後に 変化するが、このとき既に、DFF14はクロックCKが立ち上がった瞬間の比較器14 の出力Cを読み込んでいるためである(図10の符号c参照)。図10では、2個目のク ロックCKの立ち上がりで、N進アップカウンタ31の値がm+2になり、比較器13の 出力Cが1から0に変化する。このとき、2番目のクロックCKが立ち上がった瞬間の比 較器13の出力Cが0であるので、DFF14は、これを取り込み出力する。このため、 10

DFF14の出力Q1は0のままである。3番目のクロックCKが立ち上がった時に比較器13の出力Cが1になっているので、DFF14は、これを取り込み出力する。このため、その出力Q1は1から0に変化する。このように、比較器13の出力Cが変化してからクロックCKの約1周期分遅れて、DFF14の出力Q1が1から0に変化する。また、0から1に変化する場合も同様である。

[0067]

図11及び図12は、可変分周器30において、3ビット構成時の動作シミュレーション結果を示す波形図である。図11は、4分周時の動作シミュレーション結果、図12は、5分周時の動作シミュレーション結果、をそれぞれ示している。なお、2分周時の動作シミュレーション結果、6分周時の動作シミュレーション結果、6分周時の動作シミュレーション結果、7分周時の動作シミュレーション結果については、図示を省略しているが、3ビット構成で可能な全シミュレーション結果は得られている。

図11及び図12に示すように、可変分周器30は、分周比が偶数の場合(図11参照)にも奇数の場合(図12参照)にもデューティ比50%の出力が得られていることが分かる。

【0068】

(第4の実施形態)

図13は、本発明の第4の実施形態に係るデューティ比50%の可変分周器の構成を示 す回路図である。図13の太実線は多ビット配線、細実線は1ビット配線を表す。図1と 同一構成部分には同一符号を付して重複箇所の説明を省略する。

20

10

図13に示す可変分周器40は、外部より入力N(Nは2以上の自然数)とクロックC Kを印加すると、出力OUTからクロックCKをN分周したデューティ比50%のパルス を出力する回路である。

【0069】

可 変 分 周 器 4 0 は、 N 進 ダ ウン カ ウン タ 4 1 (プ ロ グ ラ マ ブ ル カ ウン タ) 、 比 較 器 1 3 、 D F F 1 4 (D F F < 1 >)、 D F F 1 5 (D F F < 2 >)、 A N D ゲ ー ト 1 6 、 及 び O R ゲ ー ト 1 7 を 備 え る 。

可変分周器40は、図1の可変分周器10のアップカウンタ11と比較器12(比較器 <1>)をN進ダウンカウンタ41で置き換えたものである。

N進ダウンカウンタ41は、Nから1までのダウンカウントを繰り返すダウンカウンタ ³⁰ である。

[0070]

以下、上述のように構成されたデューティ比50%の可変分周器40の動作について説 明する。

本実施形態の可変分周器40は、図1の可変分周器10と同様に、N進カウンタを用いた場合で奇数分周動作時にORを取ってパルス幅を広げる方式の適用例である。したがって、可変分周器40の基本動作は、図1の可変分周器10の動作と略同様である。

図13に示すように、可変分周器40には、外部より分周比を決定する入力NとクロックCKが印加される。N進ダウンカウンタ41は、クロックCKの立ち上がりで動作するN進ダウンカウンタであり、Nから1までダウンカウントし、1に達すると再びNに戻りダウンカウント動作を繰り返す。比較器13には、N進ダウンカウンタ41の出力Mと入力Nが入力されており、M (N>>1)のとき1、そうでないとき0を出力する。なお、N>>1は、Nを右に1ビットシフトすることを表しており、Nの最下位ビットを取り除き、最上位ビットに0を付加することにより得ることができる。

【0071】

比較器13の出力Cは、分周比が偶数の場合デューティ比50%である。但し、分周比 が奇数の場合、デューティ比50%の出力と比べてクロックCKの半周期分短い。また、 図10で説明したように、クロックCKが立ち上がってから一定時間経過後に、ハザード が発生することがある。このハザードの影響を排除するために、比較器13の出力Cは、 クロックCKの立ち上がりで動作するDFF14に入力されている。また、DFF14の

出力Q1は、クロックCKの立ち下がりで動作するDFF15の入力になっている。このため、DFF15の出力Q2は、DFF14の出力Q1に比べて半周期遅れた信号となる。

【0072】

A N D ゲート16は、D F F 15の出力Q2とNの最下位ビットの論理積演算を行って いる。分周比が偶数の時、Nの最下位ビットが0であるので、A N D ゲート16は0を出 力する。分周比が奇数の時、Nの最下位ビットが1であるので、A N D ゲート16はD F F 15の出力Q2の値を出力する。

【0073】

ORゲート17は、DFF14の出力Q1とANDゲート16の出力の論理和演算を行 っており、分周比が偶数の時、ANDゲート16の出力が0なので、Q1の値を、分周比 が奇数の時、ANDゲート16からQ2の値が出力されるので、Q1とQ2の論理和演算 を取った値を出力することとなる。分周比が偶数の場合、比較器13の出力Cをクロック CKの立ち上がりで取り込んだDFF14の出力Q1のデューティ比は50%であり、こ れがそのまま出力OUTから出力される。分周比が奇数の場合、DFF14の出力Q1は 、デューティ比50%の出力と比べてクロックCKの半周期分短い。そこで、DFF14 の出力Q1と、この信号を半周期遅延させたDFF15の出力Q2の論理和演算をとるこ とで、1を出力している部分をクロックCKの半周期分増加させてデューティ比50%と して出力OUTから出力している。

【0074】

図14及び図15は、可変分周器40において、3ビット構成時の動作シミュレーション結果を示す波形図である。図14は、4分周時の動作シミュレーション結果、図15は、5分周時の動作シミュレーション結果、をそれぞれ示している。なお、2分周時の動作シミュレーション結果、6分周時の動作シミュレーション結果、7分周時の動作シミュレーション結果については、図示を省略しているが、3ビット構成で可能な全シミュレーション結果は得られている。

図14及び図15に示すように、可変分周器40は、分周比が偶数の場合(図14参照)にも奇数の場合(図15参照)にもデューティ比50%の出力が得られていることが分かる。

【 0 0 7 5 】

(第5の実施形態)

図16は、本発明の第5の実施形態に係るデューティ比50%の可変分周器の構成を示 す回路図である。図16の太実線は多ビット配線、細実線は1ビット配線を表す。図6と 同一構成部分には同一符号を付して重複箇所の説明を省略する。

図16に示す可変分周器50は、外部より入力N(Nは1以上の自然数)とクロックC Kを印加すると、出力OUTからクロックCKをN+1分周したデューティ比50%のパ ルスを出力する回路である。

[0076]

可変分周器 5 0 は、N + 1 進アップカウンタ 5 1 (プログラマブルカウンタ)、比較器 1 3 、D F F 1 4 (D F F < 1 >)、D F F 1 5 (D F F < 2 >)、O R ゲート 2 6 (組合せ 回路,ゲート回路)、及び A N D ゲート 2 7 (組合せ回路,ゲート回路)を備える。

可変分周器 5 0 は、図 6 の可変分周器 2 0 のアップカウンタ 2 1 と比較器 1 2 (比較器 <1>)をN + 1 進アップカウンタ 5 1 で置き換えたものである。

N + 1 進アップカウンタ 5 1 は、クロック C K の立ち上がりで動作する N + 1 進アップ カウンタであり、 0 から N までカウントアップし、 N に達すると再び 0 に戻りアップカウ ント動作を繰り返す。

【0077】

以下、上述のように構成されたデューティ比50%の可変分周器50の動作について説 明する。

本実施形態の可変分周器 5 0 は、図 6 の可変分周器 2 0 と同様に、 N + 1 進カウンタを 50

(15)

30

用いた場合で奇数分周動作時にANDを取ってパルス幅を狭める方式の適用例である。し たがって、可変分周器50の基本動作は、図6の可変分周器20の動作と略同様である。 【0078】

(16)

図16に示すように、可変分周器50には、外部より入力NとクロックCKが印加され る。N+1進アップカウンタ51は、クロックCKの立ち上がりで動作するN+1進アッ プカウンタであり、0からNまでカウントアップし、Nに達すると再び0に戻りアップカ ウント動作を繰り返す。比較器13には、N+1進アップカウンタ51の出力Mと入力N が入力されており、M (N>>1)のとき1、そうでないとき0を出力する。なお、N>> 1はNを右に1ビットシフトすることを表しており、Nの最下位ビットを取り除き、最上 位ビットに0を付加することにより得ることができる。

【0079】

比較器13の出力Cは、分周比が偶数の場合デューティ比50%である。但し、分周比 が奇数の場合デューティ比50%の出力と比べてクロックCKの半周期分長い。また、図 10で述べたように、クロックが立ち上がってから一定時間経過後に、ハザードが発生す ることがある。このハザードの影響を排除するために、比較器13の出力Cは、クロック CKの立ち上がりで動作するDFF14に入力されている。また、DFF14の出力Q1 は、クロックCKの立ち下がりで動作するDFF15の入力になっている。このため、D FF15の出力Q2は、DFF14の出力Q1に比べて半周期遅れた信号となる。 【0080】

ORゲート26は、DFF15の出力Q2とNの最下位ビットの論理和演算を行ってい 20 る。分周比が偶数の時、Nの最下位ビットが1なので、ORゲート26は1を出力する。 分周比が奇数の時、Nの最下位ビットが0であるので、ORゲート26はQ2の値を出力 する。

[0081]

ANDゲート27は、DFF14の出力Q1とORゲート26の出力の論理積演算を行っており、分周比が偶数の時、ORゲート26の出力が1なので、Q1の値を、分周比が 奇数の時、ORゲート26からQ2の値が出力されるので、Q1とQ2の論理積演算を取った値を出力することとなる。分周比が偶数の場合、比較器13の出力CをクロックCK の立ち上がりで取り込んだDFF14の出力Q1のデューティ比は50%であり、これが そのまま出力OUTから出力される。分周比が奇数の場合、DFF14の出力Q1は、デ ューティ比50%の出力と比べてクロックCKの半周期分長い。そこで、DFF14の出 力Q1と、この信号を半周期遅延させたDFF15の出力Q2の論理積演算をとることで 、1を出力している部分をクロックCKの半周期分減少させてデューティ比50%として 出力OUTから出力している。

【0082】

図17及び図18は、可変分周器50において、3ビット構成時の動作シミュレーション結果を示す波形図である。但し、本実施形態の可変分周器50は、N+1進アップカウンタ51を用いているので、設定したい分周比より1小さな値をNに印加する必要がある。図17は、4分周時の動作シミュレーション結果、図18は、5分周時の動作シミュレーション結果、6分周時の動作シミュレーション結果、3 分周時の動作シミュレーション結果、6分周時の動作シミュレーション結果、7分周時の動作シミュレーション結果、8分周時の動作シミュレーション結果については、図示を省略しているが、3ビット構成で可能な全シミュレーション結果は得られている。

図17及び図18に示すように、可変分周器50は、分周比が偶数の場合(図17参照)にも奇数の場合(図18参照)にもデューティ比50%の出力が得られていることが分かる。

【 0 0 8 3 】

(第6の実施形態)

図19は、本発明の第6の実施形態に係るデューティ比50%の可変分周器の構成を示す回路図である。図16の太実線は多ビット配線、細実線は1ビット配線を表す。図6と

10

同一構成部分には同一符号を付して重複箇所の説明を省略する。

図19に示す可変分周器60は、外部より入力N(Nは1以上の自然数)とクロックC Kを印加すると、出力OUTからクロックCKをN+1分周したデューティ比50%のパ ルスを出力する回路である。

(17)

【0084】

図19に示すように、可変分周器60は、N+1進ダウンカウンタ61(プログラマブ ルカウンタ)、比較器13、DFF14(DFF<1>)、DFF15(DFF<2>)、O Rゲート26、及びANDゲート27を備える。

可変分周器60は、図6の可変分周器20のアップカウンタ21と比較器12(比較器 <1>)をN+1進ダウンカウンタ61で置き換えたものである。

N + 1 進ダウンカウンタ61は、クロックCKの立ち上がりで動作するN + 1 進ダウン カウンタであり、Nから0までダウンカウントし、0に達すると再びNに戻りダウンカウ ント動作を繰り返す。

【0085】

以下、上述のように構成されたデューティ比50%の可変分周器50の動作について説 明する。

本実施形態の可変分周器60は、図6の可変分周器20と同様に、N+1進カウンタを 用いた場合で奇数分周動作時にANDを取ってパルス幅を狭める方式の適用例である。し たがって、可変分周器60の基本動作は、図6の可変分周器20の動作と略同様である。 【0086】

図19に示すように、可変分周器60には、入力NとクロックCKが印加される。N+ 1進ダウンカウンタ61は、クロックCKの立ち上がりで動作するN+1進ダウンカウン タであり、Nから0までダウンカウントし、0に達すると再びNに戻りダウンカウント動 作を繰り返す。比較器13には、N+1進ダウンカウンタの出力Mと入力Nが入力されて おり、M (N>>1)のとき1、そうでないとき0を出力する。なお、N>>1はNを右に 1ビットシフトすることを表しており、Nの最下位ビットを取り除き、最上位ビットに0 を付加することにより得ることができる。

比較器13の出力Cは、分周比が偶数の場合デューティ比50%である。但し、分周比 が奇数の場合デューティ比50%の出力と比べてクロックCKの半周期分長い。また、図 10で述べたように、クロックCKが立ち上がってから一定時間経過後に、ハザードが発 生することがある。このハザードの影響を排除するために、比較器13の出力Cは、クロ ックCKの立ち上がりで動作するDFF14に入力されている。また、DFF14の出力 Q1は、クロックCKの立ち下がりで動作するDFF15の入力になっている。このため 、DFF15の出力Q2は、DFF14の出力Q1に比べて半周期遅れた信号となる。 【0088】

ORゲート26は、DFF15の出力Q2とNの最下位ビットの論理和演算を行っている。分周比が偶数の時、Nの最下位ビットが1であるので、ORゲート26は1を出力する。分周比が奇数の時、Nの最下位ビットが0であるので、ORゲート26はQ2の値を出力する。

【 0 0 8 9 】

ANDゲート27は、DFF14の出力Q1とORゲート26の出力の論理積演算を行っており、分周比が偶数の時、ORゲート26の出力が1なので、Q1の値を、分周比が 奇数の時、ORゲート26からQ2の値が出力されるので、Q1とQ2の論理積演算を取った値を出力することとなる。分周比が偶数の場合、比較器13の出力CをクロックCK の立ち上がりで取り込んだDFF14の出力Q1のデューティ比は50%であり、これが そのまま出力OUTから出力される。分周比が奇数の場合、DFF14の出力Q1は、デ ューティ比50%の出力と比べてクロックCKの半周期分長い。そこで、DFF14の出 力Q1と、この信号を半周期遅延させたDFF26の出力Q2の論理積演算をとることで 、1を出力している部分をクロックCKの半周期分減少させてデューティ比50%として

20

10

出力OUTから出力している。

【 0 0 9 0 】

図20及び図21は、可変分周器60において、3ビット構成時の動作シミュレーション結果を示す波形図である。但し、本実施形態の可変分周器60は、N+1進ダウンカウンタ61を用いているので、設定したい分周比より1小さな値をNに印加する必要がある。図20は、4分周時の動作シミュレーション結果、図21は、5分周時の動作シミュレーション結果、3 分周時の動作シミュレーション結果、6分周時の動作シミュレーション結果、7分周時の 動作シミュレーション結果、8分周時の動作シミュレーション結果については、図示を省 略しているが、3ビット構成で可能な全シミュレーション結果は得られている。

図 2 0 及び図 2 1 に示すように、可変分周器 6 0 は、分周比が偶数の場合(図 2 0 参照)にも奇数の場合(図 2 1 参照)にもデューティ比 5 0 %の出力が得られていることが分かる。

- 【 0 0 9 1 】
- (第7の実施形態)

図22は、本発明の第7の実施形態に係るデューティ比50%の可変分周器の構成を示 す回路図である。図22の太実線は多ビット配線、細実線は1ビット配線を表す。図9と 同一構成部分には同一符号を付して重複箇所の説明を省略する。

図22に示す可変分周器70は、外部より入力N(Nは2以上の自然数)とクロックC Kを印加すると、出力OUTからクロックCKをN分周したデューティ比50%のパルス ²⁰ を出力する回路である。

【0092】

図 2 2 に示すように、可変分周器 7 0 は、N進アップカウンタ 3 1、比較器 1 3、D F F 1 4 (D F F < 1 >)、D F F 1 5 (D F F < 2 >)、A N D ゲート 1 6、及びO R ゲート 1 7を備える。

可変分周器70は、図9の可変分周器30と基本的に同じ回路構成である。下記の3点 が変更されている。

【0093】

(1) DFF14を立ち上がりエッジ動作から立ち下りエッジ動作に変更

(2)DFF15を立ち下りエッジ動作から立ち上がりエッジ動作に変更

(3) N 進アップカウンタ31を立ち上がりエッジ動作から立ち下りエッジ動作に変更 このように、図22の可変分周器70は、図9の可変分周器30と基本的回路は同じで 全てのエッジ動作の部品の動作エッジを変更しているため、性能は図9の可変分周器30 と同等である。

【0094】

以下、上述のように構成されたデューティ比50%の可変分周器70の動作について説 明する。

本実施形態の可変分周器70は、図9の可変分周器30と同様に、N進カウンタを用いた場合で奇数分周動作時にORを取ってパルス幅を広げる方式の適用例である。したがって、可変分周器70の基本動作は、図9の可変分周器30の動作と略同様である。 【0095】

図22に示すように、可変分周器70には、入力NとクロックCKが印加される。N進 アップカウンタ31は、クロックCKの立ち下がりで動作するN進アップカウンタであり 、1からNまでカウントアップし、Nに達すると再び1に戻りアップカウント動作を繰り 返す。比較器13には、N進アップカウンタ31の出力Mと入力Nが入力されており、M (N>>1)のとき1、そうでないとき0を出力する。なお、N>>1はNを右に1ビット シフトすることを表しており、Nの最下位ビットを取り除き、最上位ビットに0を付加す ることにより得ることができる。

【0096】

比較器13の出力Cは、分周比が偶数の場合デューティ比50%である。但し、分周比 50

40

30

が奇数の場合デューティ比50%の出力と比べてクロックCKの半周期分短い。また、ク ロックCKが立ち下がってから一定時間経過後に、ハザードが発生することがある。この ハザードの影響を排除するために、比較器13の出力Cは、クロックCKの立ち下がりで 動作するDFF14に入力されている。また、DFF14の出力Q1は、クロックCKの 立ち上がりで動作するDFF15の入力になっている。このため、DFF15の出力Q2 は、DFF14の出力Q1に比べて半周期遅れた信号となる。

(19)

[0097]

A N D ゲート 1 6 は、 D F F 1 5 の出力 Q 2 と N の最下位ビットの論理積演算を行って いる。分周比が偶数のときNの最下位ビットが0であるので、ANDゲート16は0を出 力する。分周比が奇数のとき、Nの最下位ビットが1であるので、ANDゲート16はQ 2の値を出力する。

[0098]

O R ゲート17は、D F F 1 4 の出力Q 1 と A N D ゲート16 の出力の論理和演算を行 っており、分周比が偶数の時、ANDゲート16の出力が0なので、Q1の値を、分周比 が 奇 数 の 時 、 A N D ゲ ー ト 1 6 か ら O 2 の 値 が 出 力 さ れ る の で 、 O 1 と O 2 の 論 理 和 演 算 を取った値を出力することとなる。分周比が偶数の場合、比較器の出力CをクロックCK の立ち下がりで取り込んだDFF14の出力Q1のデューティ比は50%であり、これが そのまま出力 O U T から出力される。分周比が奇数の場合、 D F F 1 4 の出力 Q 1 は、デ ューティ比50%の出力と比べてクロックCKの半周期分短い。そこで、DFF14の出 カQ1と、この信号を半周期遅延させたDFF15の出力Q2の論理和演算をとることで 1を出力している部分をクロックCKの半周期分増加させてデューティ比50%として 出力OUTから出力している。

[0099]

図23及び図24は、可変分周器70において、3ビット構成時の動作シミュレーショ ン 結果を示す 波形 図 で あ る 。 図 2 3 は 、 4 分 周 時 の 動 作 シ ミ ュ レ ー シ ョ ン 結 果 、 図 2 4 は 、5分周時の動作シミュレーション結果、をそれぞれ示している。なお、2分周時の動作 シミュレーション結果、3分周時の動作シミュレーション結果、6分周時の動作シミュレ ーション結果、7分周時の動作シミュレーション結果については、図示を省略しているが 、3ビット構成で可能な全シミュレーション結果は得られている。

30 図 2 3 及び図 2 4 に示すように、可変分周器 6 0 は、分周比が偶数の場合(図 2 3 参照)にも奇数の場合(図24参照)にもデューティ比50%の出力が得られていることが分 かる。

[0100]

次に、本実施形態の可変分周器 7 0 の回路構成の一部を変更した比較例について説明す る。

[比較例1]

図25は、本実施形態に係る可変分周器の比較例1の構成を示す回路図である。図22 と同一構成部分には同一符号を付して重複箇所の説明を省略する。

図 2 5 に示すように、比較例 1 の可変分周器 7 0 A は、図 9 の可変分周器 3 0 の構成に 対し、DFF14を立ち上がり動作から立ち下り動作に変更すること、及びDFF15を 立ち下り動作から立ち上がり動作に変更ことのみを行っている。すなわち、比較例1の可 変 分 周 器 7 0 A は 、 図 2 2 の 可 変 分 周 器 7 0 の よ う に 、 N 進 ア ッ プ カ ウ ン タ 3 1 を 立 ち 上 がり動作から立ち下り動作に変更することは行っていない。

図 2 6 及び図 2 7 は、可変分周器 7 0 A において、 3 ビット構成時の動作シミュレーシ ョン結果を示す波形図である。図26は、4分周時の動作シミュレーション結果、図27 は、5分周時の動作シミュレーション結果、をそれぞれ示している。なお、2分周時の動 作シミュレーション結果、3分周時の動作シミュレーション結果、6分周時の動作シミュ レーション結果、7分周時の動作シミュレーション結果については、図示を省略している が、3ビット構成で可能な全シミュレーション結果は得られている。

40

50

10

図 2 6 及び図 2 7 に示すように、可変分周器 7 0 A は、分周比が偶数の場合(図 2 6 参照)にも奇数の場合(図 2 7 参照)にもデューティ比 5 0 %の出力が得られていることが 分かる。

(20)

しかしながら、比較例1の可変分周器70Aのように、N進アップカウンタ31とDF F14を異なるタイミングで動作させると、クロックCKが低い場合は問題がないものの 、図22の可変分周器70に比べて、クロックCKに印加できる周波数の上限が約半分に なってしまう。その理由について説明する。

【0102】

N進アップカウンタ31とDFF14が同一タイミングで動作する場合、N進アップカ ウンタ31の出力Mが変化し、それが、比較器13を通り、DFF14に到達するまでの 時間がクロックCKの1周期以内であればよいが、N進アップカウンタ31とDFF14 が別のエッジで動作する場合、この時間がクロックCKの半周期以内になるためである。 すなわち、図25の場合、クロックCKが立ち上がり、N進アップカウンタ31の出力M が変化し、比較器13を通り、CKの立ち下りまでにDFF14に到達しなければならな い。

【0103】

[比較例2]

図28は、本実施形態に係る可変分周器の比較例2の構成を示す回路図である。図22 と同一構成部分には同一符号を付して重複箇所の説明を省略する。

図28に示すように、比較例2の可変分周器70Bは、図9の可変分周器30の構成に 対し、N進アップカウンタ31を立ち上がり動作から立ち下り動作に変更することのみを 行っている。すなわち、比較例2の可変分周器70Bは、図22の可変分周器70のよう に、DFF14を立ち上がり動作から立ち下り動作に変更すること、及びDFF15を立 ち下り動作から立ち上がり動作に変更することは行っていない。

[0104]

図29及び図30は、可変分周器70Bにおいて、3ビット構成時の動作シミュレーション結果を示す波形図である。図29は、4分周時の動作シミュレーション結果、図30 は、5分周時の動作シミュレーション結果、をそれぞれ示している。なお、2分周時の動 作シミュレーション結果、3分周時の動作シミュレーション結果、6分周時の動作シミュ レーション結果、7分周時の動作シミュレーション結果については、図示を省略している が、3ビット構成で可能な全シミュレーション結果は得られている。

図 2 9 及び図 3 0 に示すように、可変分周器 7 0 B は、分周比が偶数の場合(図 2 9 参照)にも奇数の場合(図 3 0 参照)にもデューティ比 5 0 %の出力が得られていることが 分かる。

【0105】

しかしながら、比較例2の可変分周器70Bのように、N進アップカウンタ31とDF F14を異なるタイミングで動作させると、クロックCKが低い場合は問題がないものの 、図22の可変分周器70に比べて、クロックCKに印加できる周波数の上限が約半分に なってしまう。

N進アップカウンタ31とDFF14が同一タイミングで動作する場合、N進アップカ 4 ウンタ31の出力Mが変化し、それが、比較器13を通り、DFF14に到達するまでの 時間がクロックCKの1周期以内であればよいが、N進アップカウンタ31とDFF14 が別のエッジで動作する場合、この時間がクロックCKの半周期以内になるためである。 図28の場合、クロックCKが立ち下がり、N進アップカウンタ31の出力Mが変化し、 比較器13を通り、CKの立ち上がりまでにDFF14に到達しなければならない。

【0106】

<動作速度>

本実施形態の可変分周器70と比較例1の可変分周器70Aと比較例2の可変分周器7 0BにおいてクロックCKに印加できる最大周波数をシミュレーションにより比較した。 その結果、N進アップカウンタ31とDFF14を異なるエッジで動作させた場合のクロ 10

20

ックCKに印加できる最大周波数は、N進アップカウンタ31とDFF14を同一エッジ で動作させた場合の約半分になることが判明した。

【 0 1 0 7 】

次に、デューティ比50%の可変分周器30~70で用いるカウンタの回路構成について説明する。

[0108]

図31は、図9のN進アップカウンタ31の内部回路を示す図である。

図31に示すように、N進アップカウンタ31は、同期リセット型のアップカウンタ3 01と、比較器302とから構成されている。アップカウンタ301は、リセットすると 値が1になるアップカウンタである。

アップカウンタ301の出力Mが入力N以上になると、比較器302はRES信号を出力し、次のクロックの立ち上がりで、アップカウンタ301の値は1になる。 【0109】

図32は、図13のN進ダウンカウンタ41の内部回路を示す図である。

図32に示すように、N進ダウンカウンタ41は、同期ロード型のダウンカウンタ31 1と、比較器312とから構成されている。ダウンカウンタ311は、Load信号が入 ると、値がNになるダウンカウンタである。

ダウンカウンタ311の出力 M が1になると比較器312は L o a d 信号を出力し、次のクロックの立ち上がりで、入力 N を読み込み、ダウンカウンタ311の値は N になる。 【0110】

図33は、図16のN+1進アップカウンタ51の内部回路を示す図である。

図33に示すように、N+1進アップカウンタ51は、同期リセット型のアップカウン タ321と、比較器302とから構成されている。アップカウンタ321は、リセットす ると値が0になるアップカウンタである。

アップカウンタ321の出力 M が入力 N 以上になると、比較器302は R E S 信号を出 力し、次のクロックの立ち上がりで、アップカウンタの値は0になる。

[0 1 1 1 **]**

図34は、図19のN+1進ダウンカウンタ61の内部回路を示す図である。

図34に示すように、N+1進ダウンカウンタ61は、同期ロード型のダウンカウンタ 311と、比較器332とから構成されている。ダウンカウンタ311は、Load信号 が入ると、値がNになるダウンカウンタである。ダウンカウンタ311の出力Mが0にな ると、比較器332はLoad信号を出力し、次のクロックの立ち上がりで、入力Nを読 み込み、ダウンカウンタ311の値はNになる。

【0112】

(第8の実施形態)

第8の実施形態は、N進カウンタを用いた場合で、奇数分周時にANDを取ってパルス 幅を狭める方式の適用例である。

図35は、本発明の第8の実施形態に係るデューティ比50%の可変分周器の構成を示す回路図である。図35の太実線は多ビット配線、細実線は1ビット配線を表す。図9と同一構成部分には同一符号を付して重複箇所の説明を省略する。

図35に示す可変分周器80は、外部より入力N(Nは2以上の自然数)とクロックC Kを印加すると、出力OUTからクロックCKをN分周したデューティ比50%のパルス を出力する回路である。

【0113】

可変分周器 8 0 は、 N 進アップカウンタ 3 1 、比較器 8 3 (請求項 1 記載の比較器)、 D F F 1 4 (D F F < 1 >)、 D F F 1 5 (D F F < 2 >)、インバータ 8 6 (組合せ回路, ゲート回路)、 O R ゲート 8 7 (組合せ回路, ゲート回路)、 及び A N D ゲート 8 8 (組 合せ回路, ゲート回路)を備える。

可 変 分 周 器 8 0 は、 図 9 の 可 変 分 周 器 3 0 の 比 較 器 1 3 を、 比 較 器 8 3 に 変 え る こ と で 出 力 部 分 を 奇 数 分 周 動 作 時 に A N D を 取 っ て パ ル ス 幅 を 狭 め る 方 式 に 変 更 す る も の で あ る

20

10



0

比較器83は、N進アップカウンタ31の出力Mと入力Nを入力し、M>(N>>1)の とき1、そうでないとき0を出力する。なお、N>>1は、Nを右に1ビットシフトするこ とを表しており、Nの最下位ビットを取り除き、最上位ビットに0を付加することにより 得ることができる。

【0114】

本実施形態の可変分周器80において、3ビット構成時の全分周比でデューティ比50%の出力が得られることをシミュレーションにより確認している。

【0115】

(第9の実施形態)

10

50

第9の実施形態は、第8の実施形態と同様に、N進カウンタを用いた場合で奇数分周時 にANDを取ってパルス幅を狭める方式の適用例である。第8の実施形態では、N進カウ ンタとしてN進アップカウンタを用いているが、第9の実施形態では、N進ダウンカウン タを用いている。

図36は、本発明の第9の実施形態に係るデューティ比50%の可変分周器の構成を示 す回路図である。図36の太実線は多ビット配線、細実線は1ビット配線を表す。図13 及び図35と同一構成部分には同一符号を付して重複箇所の説明を省略する。

図36に示す可変分周器90は、外部より入力N(Nは2以上の自然数)とクロックC Kを印加すると、出力OUTからクロックCKをN分周したデューティ比50%のパルス ²⁰ を出力する回路である。

【 0 1 1 7 】

可変分周器90は、N進ダウンカウンタ41(プログラマブルカウンタ)、比較器83 (請求項1記載の比較器)、DFF14(DFF<1>)、DFF15(DFF<2>)、イ ンバータ86、ORゲート87、及びANDゲート88を備える。

比較器83は、N進ダウンカウンタ91の出力Mと入力Nを入力し、M>(N>>1)の とき1、そうでないとき0を出力する。なお、N>>1は、Nを右に1ビットシフトするこ とを表しており、Nの最下位ビットを取り除き、最上位ビットに0を付加することにより 得ることができる。

可変分周器90は、図35の可変分周器80のN進アップカウンタ31を、N進ダウン ³⁰ カウンタ41に変更したものである。

[0118]

本実施形態の可変分周器90において、3ビット構成時の全分周比でデューティ比50%の出力が得られることをシミュレーションにより確認している。

【0119】

(第10の実施形態)

第10の実施形態は、N+1進カウンタを用いた場合で、奇数分周時にORを取ってパ ルス幅を広げる方式の適用例である。

図37は、本発明の第10の実施形態に係るデューティ比50%の可変分周器の構成を ⁴⁰ 示す回路図である。図37の太実線は多ビット配線、細実線は1ビット配線を表す。図1 6と同一構成部分には同一符号を付して重複箇所の説明を省略する。

図37に示す可変分周器100は、外部より入力N(Nは1以上の自然数)とクロック CKを印加すると、出力OUTからクロックCKをN+1分周したデューティ比50%の パルスを出力する回路である。

可変分周器100は、N+1進アップカウンタ51(プログラマブルカウンタ)、比較器83(請求項1記載の比較器)、DFF14(DFF<1>)、DFF15(DFF<2>)、インバータ106(組合せ回路,ゲート回路)、ANDゲート107(組合せ回路,ゲート回路)、及びORゲート108(組合せ回路,ゲート回路)を備える。 【0121】 比較器83は、N+1進アップカウンタ51の出力Mと入力Nを入力し、M>(N>>1)のとき1、そうでないとき0を出力する。なお、N>>1は、Nを右に1ビットシフトすることを表しており、Nの最下位ビットを取り除き、最上位ビットに0を付加することにより得ることができる。

【0122】

本実施形態の可変分周器100において、3ビット構成時の全分周比でデューティ比5 0%の出力が得られることをシミュレーションにより確認している。

【0123】

(第11の実施形態)

第11の実施形態は、第10の実施形態と同様に、N+1進カウンタを用いた場合で奇 ¹⁰ 数分周時にORを取ってパルス幅を広げる方式の適用例である。第10の実施形態では、 N+1進カウンタとしてN+1進アップカウンタを用いているが、実施形態11では、N +1進ダウンカウンタを用いている。

【0124】

図38は、本発明の第11の実施形態に係るデューティ比50%の可変分周器の構成を 示す回路図である。図38の太実線は多ビット配線、細実線は1ビット配線を表す。図1 9及び図37と同一構成部分には同一符号を付して重複箇所の説明を省略する。

図38に示す可変分周器110は、外部より入力N(Nは1以上の自然数)とクロック CKを印加すると、出力OUTからクロックCKをN+1分周したデューティ比50%の パルスを出力する回路である。

可変分周器110は、N+1進ダウンカウンタ61(プログラマブルカウンタ)、比較 器83、DFF14(DFF<1>)、DFF15(DFF<2>)、インバータ106、A NDゲート107、及びORゲート108を備える。

【0125】

比較器83は、N+1進ダウンカウンタ61の出力Mと入力Nを入力し、M>(N>>1)のとき1、そうでないとき0を出力する。なお、N>>1は、Nを右に1ビットシフトすることを表しており、Nの最下位ビットを取り除き、最上位ビットに0を付加することにより得ることができる。

可変分周器110は、図37可変分取器100のN+1進アップカウンタ51を、N+ 1進ダウンカウンタ61に変更したものである。

[0126]

本実施形態の可変分周器110において、3ビット構成時の全分周比でデューティ比5 0%の出力が得られることをシミュレーションにより確認している。

【 0 1 2 7 】

(第12の実施形態)

第1~第11の実施形態の可変分周器は、回路動作中に分周比を変更することができ、 分周比が奇数値であっても分周比に関係なく常にデューティ比50%の安定した出力信号 を得ることができる。しかし、第1~第11の実施形態の可変分周器は、分周比が1の場 合には動作しない。

第12の実施形態は、分周比が1の場合にも動作可能にしたデューティ比50%可変分 ⁴⁰ 周器の構成例である。

【0128】

図39は、本発明の第12の実施形態に係る分周比1で動作可能なデューティ比50% の可変分周器の構成を示す回路図である。図39の太実線は多ビット配線、細実線は1ビ ット配線を表す。図1と同一構成部分には同一符号を付して重複箇所の説明を省略する。 図39に示す可変分周器120は、外部より入力N(Nは1以上の自然数)とクロック CKを印可すると、クロックCKをN分周したデューティ比50%のパルスを出力する回 路である。

可変分周器120は、アップカウンタ11、比較器12(比較器<1>)、比較器13(比較器<2>)、DFF14(DFF<1>)、DFF15(DFF<2>)、比較器121(⁵⁰

比較器< 3 >) (一致回路)、 A N D ゲート 1 2 2 (組合せ回路,ゲート回路)、 A N D ゲート 1 6、及び O R ゲート 1 7を備える。

【0129】

可変分周器120は、図1の可変分周器10に、さらに比較器121及びANDゲート 122を追加し、ORゲート17でANDゲート122の出力のORをとる構成である。 すなわち、上記比較器121及びANDゲート122は、1分周が可能となるように、図 1の可変分周器10に付加される付加回路である。

比較器121は、分周比が1、すなわちNが1であることを検出する一致回路である。 可変分周器120は、比較器121により入力Nが1であることを検出すると、AND ゲート122及びORゲート17を介してクロックCKを出力する。なお、図39の可変 分周器120は、アップカウンタ11、比較器12、比較器13、比較器121のビット 幅がmの時、1~(2^m-1)までの分周動作が可能である。

【 0 1 3 0 】

図 4 0 は、可変分周器 1 2 0 において、 1 分周時(入力 N が 1 の時)の動作シミュレー ション結果を示す波形図である。

図40に示すように、可変分周器120は、入力Nが1の時、1分周動作となり、クロックCKをそのまま出力することが分かる。

このように、本実施形態の可変分周器120は、比較器121及びANDゲート122 からなる付加回路をさらに備えることで、図1の可変分周器10の効果に加え、簡素な付加回路でありながら1分周が可能となる。

[0 1 3 1 **]**

(第13の実施形態)

第13の実施形態は、第12の実施形態と同様に、分周比が1の場合にも動作可能にしたデューティ比50%可変分周器の構成例である。第12の実施形態はN分周回路を用いており入力Nが1のときに1分周動作となるが、第13の実施形態はN+1分周回路を用いており入力Nが0のときに1分周動作となる。

回路である。

図41は、本発明の第13の実施形態に係る分周比1で動作可能なデューティ比50% の可変分周器の構成を示す回路図である。図41の太実線は多ビット配線、細実線は1ビット配線を表す。図6と同一構成部分には同一符号を付して重複箇所の説明を省略する。 図41に示す可変分周器130は、外部より入力N(Nは0以上の自然数)とクロック CKを印可するとクロックCKをN+1分周したデューティ比50%のパルスを出力する

可 変 分 周 器 1 3 0 は、 アップカウンタ 2 1 、 比 較 器 1 2 (比 較 器 < 1 >)、 比 較 器 1 3 (比 較 器 < 2 >)、 D F F 1 4 (D F F < 1 >)、 D F F 1 5 (D F F < 2 >)、 O R ゲート 1 3

可変分周器130は、図6の可変分周器20に、さらにORゲート131を追加し、ANDゲート27で、ORゲート131の出力のANDをとる構成である。すなわち、OR

1、0Rゲート26、及びANDゲート27を備える。

比が1、すなわちNが0であることを検出する機能を持っている。

30

10

20

40

可変分周回路130は、入力Nが0のとき、ORゲート、ANDゲート27を介してク ロックCKを出力する。

ゲート131は、1分周が可能なように付加した回路である。ORゲート131は、分周

なお、図41の可変分周器130は、アップカウンタ21、比較器12、比較器13比 較器121のビット幅がmの時、1~2^mまでの分周動作が可能である。

【0134】

図 4 2 は、可変分周器 1 3 0 において、 1 分周時 (入力 N が 0 の時)の動作シミュレー ション結果を示す波形図である。

図42に示すように、可変分周器130は、入力Nが0の時、1分周動作となり、クロックCKをそのまま出力することが分かる。

このように、本実施形態の可変分周器130は、ORゲート131を付加することで、 図6の可変分周器20の効果に加え、簡素な付加回路でありながら1分周が可能となる。 また、可変分周器130は、多入力のORゲート131が一致回路としての機能を持つ ため、図39の可変分周器120に比べて回路がより簡素になる。 【0135】

さらに、可変分周器130は、同ビット構成の場合、図39の可変分周器120より分 周比の上限が1だけ大きい。但し、可変分周器130は、入力Nの場合に、N+1分周を 行うため、設定したい分周比-1をNに印加する必要がある。

【0136】

(第14の実施形態)

10

20

第14の実施形態は、各可変分周器10,20,120,130の出力部分を2重否定 してド・モルガン則を適用した例である。

【0137】

図43は、図1の可変分周器10の出力部分を2重否定しド・モルガン則を適用した可 変分周器の構成を示す回路図である。図43の太実線は多ビット配線、細実線は1ビット 配線を表す。

図43に示す可変分周器140は、外部より入力N(Nは2以上の自然数)とクロック CKを印可するとクロックCKをN分周したデューティ比50%のパルスを出力する回路 である。

【0138】

可変分周器140は、アップカウンタ11、比較器12(比較器<1>)、比較器13(比較器<2>)、DFF14(DFF<1>)、DFF15(DFF<2>)、及びNANDゲ ート141,142(組合せ回路,ゲート回路)を備える。

可変分周器140は、図1の可変分周器10のANDゲート16及びORゲート17に 代えてNANDゲート141,142を用いる。DFF14のQ1の反転出力(以下、図 中、Qの上端にバーを付したものをQの反転出力と呼ぶ)がNANDゲート142の入力 となっている。この回路は、図1の分周回路10の出力OUTを2重否定し、ド・モルガ ン則を適用することにより得ることができる。

【0139】

可変分周器140は、出力部分をNANDゲート141,142で構成することができ 30 る。一般に、NANDゲートは、ANDゲートやORゲートより、集積回路化した場合の レイアウト面積が小さいことから、図1の分周回路10よりも図43の分周回路140の 方が、集積回路化に適した回路であるといえる。

[0140]

図44は、図6の可変分周器20の出力部分を2重否定しド・モルガン則を適用した可 変分周器の構成を示す回路図である。図44の太実線は多ビット配線、細実線は1ビット 配線を表す。

図44に示す可変分周器150は、外部より入力N(Nは1以上の自然数)と入力クロックCKを印可すると、クロックCKをN+1分周したデューティ比50%のパルスを出力する回路である。

(0 1 4 1 **)**

可変分周器150は、アップカウンタ21、比較器12(比較器<1>)、比較器13(比較器<2>)、DFF14(DFF<1>)、DFF15(DFF<2>)、及びNORゲー ト151,152(組合せ回路,ゲート回路)を備える。

可変分周器150は、図6の可変分周器20のORゲート26及びANDゲート27に 代えてNORゲート151,152を用いる。DFF14のQ1の反転出力がNOR15 2の入力となっている。この回路は、図6の分周回路20の出力OUTを2重否定し、ド ・モルガン則を適用することにより得ることができる。

可 変 分 周 器 1 5 0 は 、 出 力 部 分 を N O R ゲ ー ト 1 5 1 , 1 5 2 で 構 成 す る こ と が で き る 。

(25)

50

[0142]

NORゲートは、ANDゲートやORゲートより、集積回路化した場合のレイアウト面 積が小さいことから、図6の分周回路20よりも図44の分周回路150の方が、集積回 路化に適した回路であるといえる。

(26)

[0143]

図 4 5 は、図 3 9 の分周比 1 で動作可能な可変分周器 1 2 0 の出力部分を 2 重否定しド ・モルガン則を適用した可変分周器の構成を示す回路図である。図45の太実線は多ビッ ト配線、細実線は1ビット配線を表す。

図45に示す可変分周器160は、外部より入力N(Nは1以上の自然数)とクロック CKを印可すると、クロックCKをN分周したデューティ比50%のパルスを出力する回 路である。

可 変 分 周 器 1 6 0 は、 ア ッ プ カ ウ ン タ 1 1 、 比 較 器 1 2 (比 較 器 < 1 >) 、 比 較 器 1 3 (比較器< 2 >) 、 D F F 1 4 (D F F < 1 >) 、 D F F 1 5 (D F F < 2 >) 、 比較器 1 2 1 (比較器<3>) (一致回路)、及びNANDゲート161,162,163(組合せ回路, ゲート回路)を備える。

 $\begin{bmatrix} 0 & 1 & 4 & 4 \end{bmatrix}$

可 変 分 周 器 1 6 0 は 、 図 3 9 の 可 変 分 周 器 1 2 0 の A N D ゲ ー ト 1 2 2 , 1 6 及 び O R ゲート17に代えてNANDゲート161,162,163を用いる。DFF14のQ1 の反転出力がNANDゲート163の入力となっている。この回路は、図39の可変分周 器120の出力OUTを2重否定し、ド・モルガン則を適用することにより得ることがで きる。

可 変 分 周 器 1 6 0 は 、 出 力 部 分 を N A N D ゲ ー ト 1 6 1 , 1 6 2 , 1 6 3 で 構 成 す る こ とができる。上述したように、NANDゲートは、ANDゲートやORゲートより、集積 回路化した場合のレイアウト面積が小さいことから、図39の分周回路120より図45 の分周回路160の方が、集積回路化に適した回路であるといえる。

[0145**]**

図 4 6 は、図 4 1 の分周比 1 で動作可能な図 4 1 の可変分周器 1 3 0 の出力部を 2 重否 定しド・モルガン則を適用した可変分周器を示す回路図である。図46の太実線は多ビッ ト 配 線 、 細 実 線 は 1 ビ ッ ト 配 線 を 表 す 。

30 図46に示す可変分周器170は、外部より入力N(Nは0以上の自然数)とクロック CKを印可すると、クロックCKをN+1分周したデューティ比50%のパルスを出力す る回路である。

可 変 分 周 器 1 7 0 は、 ア ッ プ カ ウ ン タ 2 1 、 比 較 器 1 2 (比 較 器 < 1 >)、 比 較 器 1 3 (比較器< 2 >)、 D F F 1 4 (D F F < 1 >)、 D F F 1 5 (D F F < 2 >)、 及 び N O R ゲー ト 1 7 1 , 1 7 2 , 1 7 3 (組合せ回路, ゲート回路)を備える。 [0146]

可 変 分 周 器 1 7 0 は 、 図 4 1 の 可 変 分 周 器 1 3 0 の O R ゲ ー ト 1 3 1 , 2 6 及 び A N D ゲート27に代えてNORゲート171,172,173を用いる。DFF14のQ1の 反転出力がNORゲート173の入力となっている。この回路は、図41の分周回路13 ○の出力○UTを2重否定しド・モルガン則を適用することにより得ることができる。 可 変 分 周 器 1 7 0 は 、 出 力 部 分 を N O R ゲート 1 7 1 , 1 7 2 , 1 7 3 で 構 成 す る こ と ができる。

上述したように、NORゲートは、ANDゲートやORゲートより、集積回路化した場 合のレイアウト面積が小さいことから、図41の分周回路130よりも図46の分周回路 170の方が、集積回路化に適した回路であるといえる。

[0 1 4 7 **]**

このように、第14の実施形態の可変分周器140,150,160,170では、出 力部分がNANDゲート又はNORゲートで構成できる。NANDゲート及びNORゲー トは、ANDゲート及びORゲートよりも集積回路化した場合のレイアウト面積が小さい ため、集積回路化に有効な回路であるといえる。また、NANDゲートのみ、またNOR 20

10

ゲートのみを使用して回路を構成できるので回路を簡素化する点からも有効である。 【0148】

なお、本実施形態では、第1の実施形態の可変分周器10(図1参照),第2の実施形 態の分周回路20(図6参照),第12の実施形態の可変分周回路120(図39参照) ,第13の実施形態の可変分周回路130(図41参照)の出力部分を2重否定してド・ モルガン則を適用して、NANDゲートのみ又はNORゲートのみで出力部分を構成した 例について説明したが、第3の実施形態の可変分周器30(図9参照)、第4の実施形態 の可変分周器40(図13参照)、第5の実施形態の可変分周器50(図16参照)、第 6の実施形態の可変分周器60(図19参照)、第7の実施形態の可変分周器70(図2 2参照)、第8の実施形態の可変分周器80(図35参照)、第9の実施形態の可変分周 器90(図36参照)、第10の実施形態の可変分周器100(図37参照)、第110 実施形態の可変分周器110(図38参照)の出力部分を2重否定してド・モルガン則を 適用してもよく、同様の効果を得ることができる。 【0149】

以上述べたように、本発明では、クロックCKを計数し、計数値結果M(Mは任意の自 然数)を得るプログラマブルカウンタと、前記プログラマブルカウンタの計数値Mと入力 N(Nは任意の自然数)を入力し、前記計数値Mと前記入力Nを比較して、偶数分周動作 時にデューティ比50%となり、かつ奇数分周動作時にデューティ比50%の出力に比べ てクロックCKの半周期分広い又は狭い出力Cを出力する比較器と、前記クロックCKの 第1のエッジで前記比較器の前記出力Cを取り込み、出力Q1として出力する第1のD型 フリップフロップ(DFF)と、前記クロックCKの第2のエッジで前記第1のDFFの 出力Q1を取り込み、前記第1のDFFの前記出力Q1に比べて前記クロックCKの半周 期遅れた出力Q2として出力する第2のDFFと、偶数分周動作時に、前記第1のDFF の出力Q1をそのまま出力させ、奇数分周動作時に前記第1のDFFの出力Q1と前記第 2のDFFの出力Q2の論理演算を行ってデューティ比50%の出力信号OUTを出力す る可変分周器である。

[0150]

基本的な実施形態として、第1の実施形態の可変分周器10(図1参照)、第2の実施 形態の可変分周器20(図6参照)、第3の実施形態の可変分周器30(図9参照)、第 4の実施形態の可変分周器40(図13参照)、第5の実施形態の可変分周器50(図1 6参照)、第6の実施形態の可変分周器60(図19参照)、第7の実施形態の可変分周 器70(図22参照)、第8の実施形態の可変分周器80(図35参照)、第9の実施形 態の可変分周器90(図36参照)、第10の実施形態の可変分周器100(図37参照)、第11の実施形態の可変分周器110(図38参照)を示した。また、これらの実施 形態の可変分周器に簡単な回路付加し1分周動作を可能にした第12の実施形態の可変分 周器120(図39参照)、第13の実施形態の可変分周器130(図41参照)、さら に、第1~第13までの実施形態の可変分周器の出力部分をNANDゲート又はNORゲ ートのみで構成できる第13の実施形態を示した。

[0151**]**

上記各実施形態では、プログラマブルカウンタは、アップカウンタ又はダウンカウンタ 4 、立ち上がり動作又は立ち下り動作、さらにN進カウンタ又はN+1進カウンタである。 【0152】

また、上記各実施形態の可変分周器10~110では、比較器13(例えば図9参照) は、偶数分周動作時にデューティ比50%となり、かつ奇数分周動作時にデューティ比5 0%の出力に比べてクロックCKの半周期分広い又は狭いパルスを出力する。

また、比較器13の出力Cを入力とするDFF14(例えば図9参照)は、偶数分周動 作時にデューティ比50%、奇数分周動作時にデューティ比50%の出力に比べてクロッ クCKの半周期分広い又は狭い、ハザードのない出力Q1を出力し、DFF15(例えば 図9参照)は、DFF14と異なるエッジで駆動しており、比較器13の出力Cを入力と するDFF15は、DFF14の出力Q1に比べてクロックCKの半周期遅れた出力Q2 10



を出力し、組合せ回路は、偶数分周動作時に、DFF14の出力Q1をそのまま出力させ 、奇数分周動作時に広ければ狭め狭ければ広める論理演算を行って、出力OUTからデュ ーティ比50%のパルスを出力する。

【0153】

<ハザードの影響>

この構成により、上記各実施形態の可変分周器10~110は、前記図3で述べたよう に、比較器13の出力Cにハザードが発生したとしても、DFF14はクロックCKの立 ち上がった(又は立ち下がった)瞬間の比較器13の出力Cを取り込んでいるので、ハザ ードの影響を受けることはない。

[0154]

<回路動作中の分周比変更>

また、第14の実施形態の可変分周器170を含むすべての実施形態の可変分周器10 ~170は、デューティ比50%の可変分周器であり、外部より入力NとクロックCKを 印加すると、N進カウンタを使用している場合は、クロックCKをN分周したパルスを、 また、N+1進カウンタを使用している場合にはクロックCKをN+1分周したパルスを 出力する。この際、入力Nに変更があっても変更された入力Nと計数値Mとを用いて分周 動作を継続するため、クロックの供給を停止することなく分周比を変更できる。回路動作 中に任意のタイミングで、いつでも分周比を変更できる利点は大きい。例えば、基板上の 各動作クロックの異なるデバイスへの動作クロックを供給する場合、各デバイスへのクロ ック供給を止めることなく特定デバイスへ供給する周波数を変更することができる。

図47及び図48は、図9の可変分周器10において、動作途中に分周比を変化させた 場合の動作シミュレーション結果を示す波形図である。図47は、3分周の途中で2分周 に変化させた場合の動作シミュレーション結果、図48は、3分周の途中で4分周に変化 させた場合の動作シミュレーション結果、をそれぞれ示している。

図47及び図48に示すように、可変分周器10は、回路動作中に分周比を変更することができ、常にデューティ比50%の安定した出力信号が得られていることが分かる。 【0156】

上記、可変分周器10(図1参照)を例に取り回路動作中の分周比変更を説明したが、 他の各実施形態の可変分周器20~170についても同様に、回路動作中に分周比を変更 することができ、常にデューティ比50%の安定した出力信号が得られることが確かめら れた。

【0157】

<常にデューティ比50%の安定した出力信号>

また、第14の実施形態の可変分周器170を含むすべての実施形態の可変分周器10 ~170は、分周比が奇数値であっても分周比に関係なく常にデューティ比50%の安定 した出力信号を得ることができる。

例えば、第1の実施形態の可変分周器10(図1参照)において、前記図4及び図5に 示すように、入力Nが偶数の場合(図4参照)にも奇数の場合(図5参照)にもデューティ比50%の出力が得られていることが分かる。

【0158】

異なるエッジで動作するDFFの間に組合せ回路が挿入されておらず直接接続されてい るため、この部分が周波数の上限を決める原因(クリティカルパス)とならず、高い周波 数のクロックCKを印加できる。

【0159】

<分周比1で動作可能な可変分周器>

第12の実施形態の可変分周器120、及び第13の実施形態の可変分周器130は、 各実施形態の可変分周器10~110に、付加回路を備えることで、分周比1で動作可能 なデューティ比50%の可変分周器を実現できる。付加回路は、例えば比較器121及び ANDゲート122(図39参照)、又はORゲート131(図41参照)で構成するこ

10

とができる。

このように、第12の実施形態の可変分周器120、及び第13の実施形態の可変分周器130は、上記付加回路をさらに備えることで、簡素な付加回路でありながら1分周が 可能となる。

- **[**0160**]**
- <分周動作の停止>

各実施形態の可変分周器10~170は、分周動作を行う入力Nの下限が示されている。例えば、第1の実施形態では、Nは2以上となっている。この下限より小さな値をNに入力すると、可変分周回路は、出力を停止する。

図49は、第1の実施形態に係る可変分周器10において、入力Nに0を加えた場合の ¹⁰ 動作シミュレーション結果を示す波形図である。また、図50は、第1の実施形態に係る 可変分周器10において、入力Nに1を加えた場合の動作シミュレーション結果を示す波 形図である。

図49及び図50に示すように、図1の可変分周器10において、入力Nに分周動作を 行う入力Nの下限より小さな値を入力することで、出力を停止することができる。これに より、入力Nに出力を停止するストップ回路としての機能を持たせることができる。

【 0 1 6 1 】

<ド・モルガン則の適用>

第14の実施形態で述べたように、各実施形態の可変分周器出力部分を2重否定してド・モルガン則を適用することにより、集積回路化した場合のレイアウト面積を小さくする ²⁰ことができる。また、第14の実施形態では、NORゲートあるいはNANDゲートのうち一種類のみを使用すればよいため回路構成をより簡素化することができる。

[0162]

<ハードウェア記述言語を用いた構成>

上記各実施形態の可変分周器10~170は、ハードウェア記述言語を用いて簡単に記述することができるので、FPGA上に実装可能である。また、自動論理合成ツールを利用して、簡単に集積回路化のためのレイアウトを生成可能である。

また、ハードウェア記述言語を用いると、パラメータでビット幅を記述することができ、パラメータによってビット幅を変化させて分周比の最大値を簡単に設定することができる。

[0163]

<適用>

回路動作中に分周比変更可能で、かつ分周比が奇数値の場合にも出力信号のデューティ 比が常に50%になる簡単な回路構成の可変分周器である。しかもハードウェア記述言語 を用いて簡単に記述することができる。以上の特徴を有する可変分周器であるので、様々 な用途の可変分周器に適用して好適である。

【0164】

例えば、本可変分周器を集積回路化してもよく、ICチップに組み込まれる機能要素の ーつとして利用してもよい。本可変分周器は、集積回路におけるクロック生成部に使用し て好適である。周波数を下げる場合にはそのまま使われ、周波数を高くする場合に、例え ばADPLL(AII Digital Phase Locked Loop:全デジタル位相同期ループ)の一部品 として使うことができる。現在、位相同期ループ(PLL)は、アナログ回路で作られて いる。多くの研究者がADPLLの研究を行っているが、決め手となる回路は未だにない 。本可変分周器は、全てデジタル部品で作成するADPLLへの適用の突破口となること が期待される。

【0165】

本発明は上記の実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。

例えば、上記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、

30

ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、ま た、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各 実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である

[0166]

また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば 集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能 等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフ トウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報 は、メモリや、ハードディスク、SSD(Solid State Drive)等の記録装置、又は、I C (Integrated Circuit)カード、SD (Secure Digital)カード、光ディスク等の記録 媒体に保持することができる。

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもす べての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続 されていると考えてもよい。

【符号の説明】

[0167]

10,20,30,40,50,60,70,80,90,100,110,120, 130,140,150,160,170 可変分周器 20 アップカウンタ(リセット時に値が1) 1 1 2 1 アップカウンタ(リセット時に値が0) 12 比較器(比較器<1>)(リセット用比較器) 13,83,103 比較器(比較器<2>)(請求項1記載の比較器) DFF(DFF<1>)(第1のDFF) 1 4 15 DFF(DFF<2>)(第2のDFF) 16,27,88,107,122 ANDゲート(組合せ回路,ゲート回路) 17,26,87,108 ORゲート(組合せ回路,ゲート回路) 3 1 N 進アップカウンタ (プログラマブルカウンタ) 4 1 N 進ダウンカウンタ(プログラマブルカウンタ) 30 N + 1 進アップカウンタ(プログラマブルカウンタ) 5 1 N + 1 進ダウンカウンタ(プログラマブルカウンタ) 6 1 86,106 インバータ(組合せ回路,ゲート回路) 比較器(比較器<3>)(一致回路) 121 1 3 1 O R ゲート(一致検出用) 1 4 1 , 1 4 2 , 1 6 1 , 1 6 2 , 1 6 3 NANDゲート(組合せ回路,ゲート回路) 1 5 1 , 1 5 2 , 1 7 1 , 1 7 2 , 1 7 3 NORゲート(組合せ回路,ゲート回路) 301,321 アップカウンタ 302,312,332 比較器 40 311, ダウンカウンタ







【図3】







【図9】





【図13】





【図16】



【図19】













【図32】



【図33】



(34)







【図39】















一出力 OUT 163 162 ю 9 Q2 전 (학 DFK<1> > CK Q DFK<2> 0 Я



【図51】







【図45】

【図4】

Name:	Value:	77.5us	80.0us	82.5us	85.0us	87.5us	90.0us	92.5us	95.0us	97.5us	100.
CK	0										
N N	D4					4					
<u>⊚</u> ? M	D 3	X 4 X 1 X 2)	(3 X 4 X	1 X 2 X 3 X	(4) 1) 2	X 3 X 4 X 1	χ 2 χ 3	X 4 X 1 X 3	2 (3 (4)	(1)(2)(3)	χ4
- RES	0										
മ 02.0	1										
@ Q1.Q	1] [٦
-@ OUT	1										

【図5】

Name: Value: 77.5us 80.0us 82.5us 85.0us 87.5us 90.0us 92.5us 95.0us 97.5us 100. Im- CK 0 <th>Start: 0.0</th> <th>Dnis</th> <th>** End: 100.0</th> <th>)us</th> <th>Interval: 100.0</th> <th>US</th> <th></th> <th></th> <th></th> <th></th> <th></th> <th></th>	Start: 0.0	Dnis	** End: 100.0)us	Interval: 100.0	US						
Image: N D5 5 Image: M D1 X1 X2 X3 4 5 1 X2 X3 4 5 <	Name:	Value:	77.5us	80.0us	82.5us	85.0us	87.5us	90.Dus	92.5us	95.Dus	97.5us	100.
^m M ^m RES ^m Q2,0	N 🕬	D 5					5					
-	🔊 M	D1	$\chi 1 \chi 2 \chi 3 \chi$	4 1 5 1	$\chi 2 \chi 3 \chi$	4 1 5 1	$\chi 2 \chi 3 \chi 4$	1 <u>5</u> <u>1</u>	2 3 4	X 5 X 1 X	2 3 4	X6
	- RES	0										
	<u>a</u> 02.0	0				1						
	@ Q1.Q	U										
	-@ OUT	0							1			

【図7】

Start: 0.0n	98	• • End: 100.	Ous	Interval: 100.0ut	1						
Name:	_Value:	77.5us	80.0us	82.5us	85.0us	87.5us	90.0us	92.5us	95.0us	97.5us	100
CK	T o										
N 100	D3					3					3 1
M 1	D1		3 X 0 X 1	χ 2 χ 3 χ ι	$1 \times 1 \times 2$	(3)(0)(1)	χ 2 χ 3		2 X 3 X 0 X	$1 \left(2 \right)$	3 (0
- RES	0										
@ Q2.Q	1		٦ [_ ٢
@ Q1.Q	1										
-@ CUT	1										÷.);

【図8】

Start: 0.0n	8	End: 100.00	1\$	Interval: 100.0	Ous						
Name:	Value:	77.5us	80.0us	82.5us	85.0us	87.5us	90.0us	92.5us	95.0us	97.5us	100.
D- CK	Τo										
N 1	D4					4					
🔊 M	D4	$\chi 1 \chi 2 \chi 3 \chi 4$	χοχι	χ 2 χ 3 χ	4 X 0 X 1	2 2 3 2 4	χοχ1	2 3 3	4 (0 (1	$\chi^2 \chi^3 \chi$	4 (0
- RES	1										
@ Q2.Q	0		Γ								
a) 01.0	0										
-00T	0		Γ		[Γ		

【図11】

Ref:	5.0us			0	Т	me:	4.99	ວີບຮ	_			Inter	/al:	-4.0)ns												
Name:	Va	alue: X	2.	2us	2.4	IS	2.6us	2.8u	IS	3.0us	; ;	3.2us	3	tus	3.6u	s :	3.8us	4.	Dus	4.2	JS	4.4us	4.	.6us	4.8	us !	5.0
n 🏹		DX									1				4			-	1								
@ ⊁ M		DX	Σ	3	4	X	1	2	X	3	χ	4	χ	1	2	X	З	X	4	(1	\supset	2	X	3	χ 4	X	1
-0 C		Х																						*****		[
-🗃 Q1		Х														-		-						-			
-@ Q2		Х						Γ							Γ									-			
-@ OV	т	Х	I			4													-		-						_

【図12】

Start:	0.0ns			0 D	En	d: [5.0us				Ir	terva	al: 5.	Ous											
Name:	<	Value: X	2.7	2us	2.4us	2.	6us	2.8u	s 3	3.0us	3.:	2us	3.4us	3.6	Sus	3.8u	\$ 4.1	Jus 	4.2u	s 4	1.4us	4.6u	\$ 4	.8us	5.C
N 🛒		DX										1		5			_								
@ ₽ M		DX	X	1)	2	χ	3	4	χ	5	χ	1	χ 2	χ	з)	4	χ	5)	(1	χ	2	3	χ	4	<u>×</u> 5
- 💽 C		Х			-	1										-				T			-		_
-@ Q1		х		Ĺ																Ĺ					
-@ Q2	2	х			Г	-	-			-			Γ	1										-	
- 🗃 OL	л	х		[1		÷	-													
	I		1																						

【図14】

Ref: 5.	.Ous		Time	e: 2.532	2us] Interva	al: -2.	468us							
Name:	Value:	2.2us	2.4us	2.6us	2.8us	3.0us	3.2us	3.4us	3.6us	3.8us	4.0us	4.2us	4.4us	4.6us	4.8us	5.1
																<u> </u>
or M	DX	X 1	(4)	X 3	2	X 1	X 4	x 3	2	<u>x</u> 1	x 4	Y 3	Y 2	X 1	X 4	¥3
-@ C	x	$ \rightarrow $				· <u>·</u> ····	1			<u>~</u>]	ì			$\overline{1}$	ì
-@ Q1	x			1				1				1	Í.			
-@ Q2	X															-
- OUT	X															

【図15】

Ref: 5.0u	S			Time	: 2.72	4us		Interv	al: -2.1	276us							
Name:	Value:	2.2	us :	2.4us	2.6us	2.8us	3.0us	3.2us	3.4us	3.6us	3.8us	4.0us	4.2us	4.4us	4.6us	4.8us	5.0
	DX									5							
0 C	D X X		X_	1)	(5]	<u>X 4</u>	<u>X 3</u> 	<u>X</u> 2	<u>X 1</u>	<u> </u>	<u>X_4</u>	<u>хз</u>	<u>2</u>	X	<u>(5</u>]	X_4_	<u>)</u>
🕳 Q1	Х						1									1	
- @ Q2	X		- r														
	×	1.1					ā i	18. B				i (-

【図17】

5.0
_
(1
Г
Γ

【図18】

Ref:	2.9us				٠	Tim	e: [2.04	12u	6				Inte	rval:	6	858	8ns													
Name:		Value:		.2us	2.	4us	2.	.6us	2	8us	3	B.Ous	5	3.2u	s	3.4u	s Г	3.6u	s :	3.8u	s 4	l.Ous	; 4	.2us		1.4us	4	.6us	4	.8us	5.0
Ck		1	\square	L	J	L	J	L						L		L		L				L								L	J
🔊 N		D 4			i.					1	-		ŝ.		4		4		1			1	1.1							1	
₫ ⊮ M		D 4		1	X	2	X	3	X	4	X	0	X	1	X	2	X	3	X	4	X	0	Х	1	χ	2	χ	3	X	4	X0
- 🖸 C		0				1														- - -											
- @ Q1		0	Г					1	L							1					1							-	l		
- 🕞 Q2	2	0			-	-		-		1	÷.		-			ł			-			1						-	1	L	
-0) Ol	л	0			-				1		ŝ		1.11				10.00												L	-	-
	,																														

【図20】

Ref: 5	i.Ous	Time: 2.62us Interval: -2.38us
Name:	Value: X	2.2us 2.4us 2.6us 2.8us 3.0us 3.2us 3.4us 3.6us 3.8us 4.0us 4.2us 4.4us 4.6us 4.8us 5.0
N =	DX	3
@ ≯ M	DX	
- 💽 C	X	
-@ Q1	X	
🖃 Q2	Х	
-@ OUT	×	

	ľ	义	2	1]	
--	---	---	---	---	---	--

Ref:	5.Ous			K		Time	: 4.7	732u	\$				Inte	rval:	-2	268.0	Ins												
Name:	<u>_</u>	Value: X		2.2us	2.4	4us	2.6	IS	2.8u	s	3.0u	s	3.2u	s :	3.4us	5	3.6us	3	.8us	4.0)us	4.2	us	4.4	us	4.6	aı	4.8u	s 5.0
N 🔊		DX			1					1	1	:	į		1	4	1	-		1	12						-		1
@ ≱ M		DX	X	4	χ	3	2	χ	1	X	0	X	4	X	3	χ	2	χ	1	χ	0)	4		(3		2		1	χo
-@ C		Х	F	1.11					-	1		-		1		Γ	4 4 4 4	-											1
🗝 Q1		Х]			ſ		1		1	-				1.1	Γ	-	1									
- 🗊 Q2		Х		-]			Γ	1	5	1	-				49.4 (i)		Γ	-								Γ	-
-@ OU	т	Х						1.1.1.1													-								



U								
D 5					5			
DЗ	5 1	2	3	4 \ 5	1 2	Х З Х	4 2 5 2 1	2 3 4
0		1						
1								
1								
1								
	U D5 D3 0 1 1 1	0 D5 D3 5 1 1 1	D5 D3 5 1 2 1	D5 D3 <u>5 1 2 3 </u> 0 <u>1</u> 1 <u>1</u>	D5 D3 5 <u>1 2 3 4 5</u> 0 1 1 1	D5 D3 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 0 1 1 1 1	$ \begin{array}{c} 0 \\ D5 \\ D3 \\ \hline 5 \\ \hline 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\$	$ \begin{array}{c} 0 \\ D5 \\ D3 \\ \hline 5 \\ \hline 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\$

【図26】

Ref:	800.0ns	Time: 3.932us Interval: 3.132us
Name:	Value:	2.2us 2.4us 2.6us 2.8us 3.0us 3.2us 3.4us 3.6us 3.8us 4.0us 4.2us 4.4us 4.6us 4.8us 5.0
n N	D 4	
@ ₽ M	D 4	
- 🗃 C	0	
-@ Q1	0	
-@ 02	0	
- @ 00	r o	

Ref: 800.0	Ins	(•	Tim	e: 4.98	4us] Interva	al: 4.1	84us							
Name:	Value:	2.2u	2.4us	2.6us	2.8us	3.0us	3.2us	3.4us	3.6us	3.8us	4.0us	4.2us	4.4us	4.6us	4.8us	5.0
N N	D 5								5							
@ ⊮ M	D 4	1	2) з	χ_4	χ 5	χ_1	2	<u>х</u> з	4	5	χ 1	2	3	4	<u>\</u> 5
- 💽 C	0															
-@ Q1	0															1
- @ Q2	0															
-@ OUT	0									1						
-@ OUT	0					â (1 2					-

【図29】

【図27】

Ref:	800.0	າຣ		KI I	T	lime:	4.41	ວີບຣ				Interv	al:	3.6	16us											
Name: → C+ → C+ M → N M → C A → 02 02	< I	Value: 0 04 03 0 0	2.	2us	2.4		2.6us		us	3.04	\$ 3	3.2us	3	4us	3.6us	2	3.8us	4.(Dus 	4.2	4.4u	2	4.6us	3	4.8us	\$ 5.0 4
-@ Ol	л	0			1	1					L		1		J				-					L	i	-

Ref: [800.0ns	Time: 2.0373us Interval: 1.2373us
Name:	Value:	2.2us 2.4us 2.6us 2.8us 3.0us 3.2us 3.4us 3.6us 3.8us 4.0us 4.2us 4.4us 4.6us 4.8us 5.0
M ⊮	D 3	5 X 1 X 2 X 3 X 4 X 5 X 1 X 2 X 3 X 4 X 5 X 1 X 2 X 3 X 4
-@ C	0	
-@ Q1	0	
- 🔊 Q2	1	
-@ OUT	1	

【図30】

【図40】

Ref: 72.0us		ឌព	Time:	99.37	us			latery	nat	27.30	US																														
Name:	Value:	1		7	7.5us				80.Ou	\$			82.5	/5			85.0	us			87.5u				90.0u	8			92.50	18			96.0	lus			97	508			100
CK	0	ĨГ	Г				7	Γ	7	Г	1		Γ		Г	7	\square			\square	-		[Γ			٦		-]	M		٦		1		Г	٦	-
N N	H1	1	1 1			-	1	1	1	1	-	-			-	-		-			1		-	-					1		1	-		-			1	1.11	1	-	-
d? M	H1	1	1 1		-		17	1	1	÷	1			1	1	1	1	-			1	11	-			1.8	1							-	-			-	-	-	1
a 01.0	0	1	1 1	-	-	1	i	4	1	- E	1						1							1	1	1	1				1	1 1	1	1		1	1				1
B 02.0	0		1 1					ų,	-	1	1		1		1	2	1		-					1	1	3	1				1	3		÷.		1.1	1		1	÷	1
	1	F	U								1_	Л		٦		L	Л		1_	Л			5		٦	5	1	Л			5	L	Π		٦	5	L	Л	5	7	5

【図42】



【図47】



ľ	义	4	8]	
---	---	---	---	---	--

Ref	5.0us] Ti	ime:	2.5u	s] Inf	terva	ıl: [-2.5ı	JS													
Name:	Va	alue:	2.2	2us	2.4	us 2	2.6us	2.	8us	3.	Ous	3.2	lus	3.4	JS	3.6u	s 3	.8us	4.	Ous	4.3	2us	4.4	lus	4.6	Sus	4.8	JS	5.0
Ck	< T	1		\Box							1																		
N 🏹		D4 [-				3	1			1	X			÷	Ì	1	1		4								-	
@≯ M		D1 [χ	2)	3	X	1	χ	2	χ	3	X		2		3	X	4	χ	1	X	2	X			4)	1		2
- 🗃 C		1				Ē										i		1				1.02							
-@ Q1		0				į.		Г	1	1		-										1]			Γ	
-@ 02		0									-			[
- @ Ol	л	0			٦				1					Γ		ŝ	1						i		1				
		1																											

【図49】

ime:	_Value:	L	7	7.54	IS		1	80.0	US			82	.5us			85.0	Jus			87	.5us			90).Ous	5			92.5	us			95	5.Ou:	5			97.5	US			100
- CK	1	ſΠ		Γ	1	5			Γ	1	5	1	Γ	1	Π		5	٦	Γ	1		5		Γ	1	Γ	1	Γ	ſ		Γ	7	Γ	1	5	1	Π	ſ	1			5
F N	DO			1	1	1			-	ŝ.	1	1	1				10		ł.	0.44	0		-	-	1		1				1	8	1					-		1		
м	D1				-	-			-	÷	-							-			1	-	ê	1							1	1		1					1	i.	-	
RES	1					1							1					1	1				1									1		1	1			-				
Q2.Q	0																																									
Q1.Q	0		-		Ĩ.	1			1000	1	-							-					1	100	-		ł.			-		-	-	-					1	-		
OUT	0			4	0						1							- 2		5	1		- ŝi		1	1	1								1			-	3	1		

【図50】

Start: 0.0ns End: 100.0us Interval: 100.0us

Name:	Value:	77.5us					80.0us			82.5us			85.0us			87.5us			90.0us			92 5us					95.Dus				97.5us				100				
CK			Γ		Π	ſ			7			ſ		Γ]	Π	Γ] [٦	Γ			Γ	7					1	Π	Γ] [
N 🕬	D1							1	1	1				1	1			1		1		i.	1				-	ì		1		1	1				1	-	1
🔊 M	D1					1	ł				i							1		1							ŝ	1				-				1.01			-
RES	1		1	1		1	1	1	1			1		1	1						-		-		1		-			1	-	1			1		1	1	
@ Q2.Q	D																																						
O1.0 O1.0	D																	ł.					1		1	3		1										-	
- OUT	0	1	÷.	3			÷				ł	1						λī.	8	-		-	-		1	i i		1			1	ŝ.			-	ŝ.		1	